Compensazione per sbilanciati tramite conteggio nel routing DDR3

Sto lavorando su un layout DDR3 a una velocità di clock di 533 MHz in una configurazione T bilanciata. Al momento non sono in grado di instradare le linee indirizzo / ctrl con un uguale numero di vie (+1 su un numero limitato di linee). Tutte le linee sono state instradate alla stessa lunghezza entro 20 mil.

Ho calcolato il mio ritardo di via in 68 picosecondi che corrisponde a un'intera differenza di cm nella lunghezza effettiva di quelle linee, le velocità di propagazione della scheda sono state calcolate rispettivamente a 54ps e 69ps per cm esterno / interno. A 533 Mhz il segnale si propaga da 13,6 cm a 17 cm (a seconda degli strati interni / esterni) in mezzo ciclo, il che si traduce in un'inclinazione del 6-7% per quelle linee.

Posso fare affidamento su DQS e scrivere la calibrazione del livellamento per assorbire questa differenza in lunghezze effettive o devo radere un cm dalle linee con i via aggiuntivi?

Il grande vantaggio di DDR3 rispetto a DDR2 è che consente al bus address / ctrl di utilizzare la topologia fly-by anziché il bilanciato T. Fly-by è la topologia consigliata e più semplice per DDR3. T bilanciato è ancora possibile per DDR3, ma è scoraggiato.

Scrivere livellamento e leggere livellamento dovrebbe effettivamente essere in grado di gestire i ritardi non corrispondenti. Questo non è il problema qui. Il tuo problema sarà invece riflessi non corrispondenti, che influenzeranno l'integrità del segnale.

Ti consiglio di risolvere il problema passando alla topologia fly-by. È spiegato un po 'qui: https://www.youtube.com/watch?v=7sxBBvF12JY