Vedi questo datasheet , pagina 2: lo schema logico interno per MM74HC138.
Il diagramma mostra gli inverter logici con bolle all'ingresso o all'uscita. C'è un'effettiva differenza tra loro?
Vedi questo datasheet , pagina 2: lo schema logico interno per MM74HC138.
Il diagramma mostra gli inverter logici con bolle all'ingresso o all'uscita. C'è un'effettiva differenza tra loro?
Risposte:
Le bolle indicano se un segnale è attivo basso o attivo alto. Sul digram, i segnali A, B, C e G1 sono attivi in alto. Nota che la tabella di verità usa Ls e Hs invece di 0s e 1s. Per i circuiti attivo-basso, una bassa tensione è logica 1. Il funzionamento di un gate dipende da come si interpretano i livelli del segnale. Ad esempio, una porta AND con tutti i segnali attivi-alti può essere ridisegnata come una porta OR con tutti i segnali attivi-bassi e viceversa.
Nella progettazione a logica mista, le bolle si accoppiano sempre. Disegni l'equazione di base con le porte AND e OR e inserisci una linea verticale con una bolla ovunque ci sia un complemento di segnale. Quindi sostituire tutte le porte logiche con il tipo attualmente in uso (ad es. NAND e l'equivalente input attivo-basso OR). Infine, inserisci gli inverter ovunque le bolle non si accoppino. Ciò rende semplice leggere l'equazione subito dallo schema.
Per esempi di abbinamento di bolle con la logica mista e una combinazione di segnali attivo-basso e attivo-alto, vedere la seguente pagina archiviata da una classe Tech della Georgia: Analisi della logica mista ed esempi di sintesi . Su ciascun inverter viene utilizzata una bolla di input o di output per mostrare chiaramente le coppie di bolle. Le bolle con barre sono solo per leggere l'equazione dallo schema. Possono essere rimossi (come nell'esempio 4), e quindi ovunque ci sia una mancata corrispondenza della bolla è un'inversione logica.
Un inverter è un buffer di inversione di livello. Non è sempre un inverter logico. Nell'esempio 2 del link sopra, quando Y, B e D sono implementati come segnali attivi-alti, il circuito richiede inverter anche se la funzione logica non richiede il complemento. Questo perché NAND è equivalente a OR con ingressi attivo-basso, quindi gli ingressi attivo-alto devono prima essere invertiti.
Nello schema collegato alla domanda, notare che gli ingressi e le uscite dei segnali attivo-basso nello schema a pagina 2 hanno bolle corrispondenti nello schema di collegamento a pagina 1. Avrei ripetuto quelle bolle sullo schema a pagina 2 per completezza .