Bypassare i condensatori tra via e chip?

8

In Disaccoppiamento tappi, layout PCB , sono presentate tre varianti di posizionamento dei cappucci di bypass:

Posizionamento

Nei commenti, si dice che C19 è l'approccio peggiore, C18 leggermente migliore e C13 il modo migliore, il che è in qualche modo contrario alla mia comprensione, quindi vorrei qualche chiarimento.

Mi aspetto che il layout C19 sia vicino all'ottimale:

il condensatore è posizionato in linea tra le vie ai piani di alimentazione, quindi i componenti ad alta frequenza possono essere filtrati in modo ottimale
i via non sono troppo distanti

Probabilmente userei tracce più ampie tra il condensatore e le vie (l' AN574 di Altera suggerisce che).

C13 è un po 'più vicino all'IC, ma i via sono all'estremità della connessione, quindi mi aspetto un comportamento peggiore alle alte frequenze (probabilmente troppo alto per importare, ma ...)

Il layout C18 è il peggiore:

le vie sono distanti, aumentando l'impedenza induttiva
il ciclo è abbastanza grande
stessi problemi del C13 con ripple ad alta frequenza

Dove sbaglio con la mia analisi?

pcb-design bypass-capacitor

— Simon Richter
fonte

Forse mi manca qualcosa, ma non vedo molte differenze tra i tre, supponendo una scheda a 4 strati con piani di potenza sotto il chip. C13 ha un po 'più di resistenza dai tappi ai piani di potenza, quindi potrebbe mostrare meno risonanze. Sarei molto più desideroso di credere alle affermazioni se l'autore potesse dimostrare empiricamente che uno è significativamente migliore dell'altro (con un TDR o altro).

— Spehro Pefhany,

2

L'approccio giusto EMC è C19 perché l'ondulazione ad alta frequenza generata dall'IC viene instradata sui pad C19 e quindi viene filtrata.

Tieni presente la frequenza di risonanza. Se il rumore viene generato a> 300 MHz, un condensatore "classico" 100nF 0603 (1608 metrico) è troppo grande perché la sua frequenza di risonanza è di circa 20 MHz e su frequenze più grandi di quelle inizia a funzionare come un induttore. Qui sarebbe necessario un condensatore con 1nF o 100pF.

Per simulare che puoi usare REDEXPERT o SimSurfing . Anche le dimensioni e la tensione nominale del condensatore svolgono un ruolo importante.

Ci sono due aspetti:

Riduzione del rumore e dell'ondulazione ad alta frequenza
Fornitura di energia per l'IC

Il risultato di queste due considerazioni è l'uso di più condensatori in diverse tecnologie:

Qualche centinaio di pF a qualche nF (es. Da 100pF a 3.3nF in 0402 o 0603) il più vicino possibile nel modo C19 (instradare dall'IC al condensatore e poi scendere agli aerei con vias)
Un tappo in ceramica più grande con poche centinaia di nF (100nF - 1uF)
Un berretto di tantalio con qualche uF

Questo è il mio approccio per ridurre EMC.

— Zaan
fonte

1

La cosa fondamentale qui è come pensi al layout. C19 impedirà infatti alle alte frequenze del chip di entrare nei binari e viceversa, ma non stai cercando di filtrare il rumore ad alta frequenza (almeno di solito), stai cercando di ridurre al minimo l'impedenza attraverso i binari di alimentazione dal prospettiva dell'IC .

In effetti, C13 ha il condensatore e le barre di alimentazione in parallelo attraverso le connessioni di alimentazione del chip. C19 li ha in serie e C18 è un mix dei due.

— Connor Wolf
fonte

1

Il condensatore e i piani di potenza sono elettricamente in parallelo in tutti e tre i casi. L'unica differenza sono le posizioni relative delle induttanze parassitarie delle vie e delle tracce.

— Dave Tweed,

Penso di poter vedere come questo layout riduca l'impedenza delle tracce, e l'induttanza dei via potrebbe effettivamente essere utile qui poiché la tensione di alimentazione si supererebbe dopo un periodo di assorbimento di corrente elevato, ricaricando i condensatori più velocemente. Tuttavia, ciò significa anche che questo superamento raggiungerebbe prima il CI. Non sono sicuro di cosa sia preferibile in pratica.

— Simon Richter,