La memoria flash è attualmente prodotta con un processo di m. Poiché una cella è fondamentalmente solo un transistor, ciò porta ad un minimo di per cella. 3,6 ∗ 10 - 16 m 219nm=1.9∗10−83.6∗10−16m2
Nel silicio, la distanza interatomica è di circa . Rendere l'area occupata da un atomo circa .5 ∗ 10 - 20 m 22.35∗10−10m5∗10−20m2
Ora devi vedere che ogni cella è un oggetto tridimensionale, che porta a circa atomi per cella.106
Si adatta facilmente ...
Intendiamoci, i numeri sopra riportati sono stime, ignorando il mix di materiali ecc.
Ora diamo un'occhiata alle dimensioni dell'area di un chip da 64 Gbit. Ecco circa celle. Se fosse quadrato, avrebbe circa celle per riga. Whoops, questo è quadrati almeno. 2,5 ∗ 10 5 2 ∗ 2,5 ∗ 10 - 8 ∗ 10 5 = 5 ∗ 10 - 3 m = 5 m m7∗10102.5∗1052∗2.5∗10−8∗105=5∗10−3m=5mm
Per una scheda da 32 GB, ne avremmo bisogno 4. Quindi sì, probabilmente sono accatastati.
Con la prevista maggiore integrazione, forse fino a un processo di 10 nm e lo stacking tridimensionale di transistor all'interno del chip, sembra che la dimensione volumetrica verrà ridotta di circa un fattore dieci entro un anno o due.