Traccia che attraversa il piano di potenza diviso


12

La maggior parte delle fonti su Internet discute i segnali di instradamento su un piano di alimentazione diviso e come farlo correttamente. La soluzione principale qui è creare un percorso di corrente di ritorno breve. Mi chiedo se i segnali di instradamento su un piano di alimentazione diviso (non sul piano di massa) avranno alcun effetto evidente sull'integrità del segnale e se dovrei prendere delle misure.

La mia situazione:

PCB a 4 strati:

  • Strato superiore: segnale
  • Piano interno: terra divisa (analogico / digitale)
  • Piano interno: piano di alimentazione suddiviso (3.3V digitale e 3.3V analogico sono rilevanti in questo caso)
  • Strato inferiore: segnale

Sto instradando alcuni segnali di clock sul livello inferiore a partire dalla sezione digitale alla sezione analogica. I segnali attraverseranno il piano di potenza diviso tra la sezione digitale e quella analogica (la distanza è di 0,5 mm di larghezza). Fornirò un solido percorso di ritorno della corrente sul piano di massa (ponte tra digitale e analogico), quindi le correnti di ritorno non dovrebbero essere un problema.

Il segnale di clock è appena sopra i 12 MHz, le tracce sono larghe 0,2 mm e una lunghezza massima di 13,4 cm. Le tracce sono terminate con un resistore in serie.


1
Mentre la risposta di David Kessner è fantastica, per una guida più dettagliata potresti consultare i seguenti articoli di Keith Armstrong, è necessaria la registrazione gratuita e il suo libro, EMC for Printed Circuit Boards di Keith Armstrong
Martin,

Risposte:


16

La risposta rapida:

Qualsiasi segnale che attraversa una divisione nel piano di massa o di potenza è negativo. Maggiore è la velocità di commutazione (e più veloci sono i bordi del segnale), peggiori saranno gli effetti.

La lunga risposta:

Quando dici "Fornirò un solido percorso di ritorno della corrente sul piano di terra (ponte tra digitale e analogico), quindi le correnti di ritorno non dovrebbero essere un problema", o non capisci i problemi o non capisco la tua dichiarazione. Il motivo per cui dico questo è che non puoi avere un "percorso di ritorno corrente solido" e avere ancora un piano diviso. Ci deve essere un po 'di non solidità.

Le correnti di ritorno fluiranno sulla potenza più vicina o sul piano di massa al segnale. Quindi, nel tuo caso, se il tuo segnale è sullo strato superiore, le correnti di ritorno saranno sullo strato di terra. Ma se il segnale è sul livello inferiore, le correnti di ritorno saranno sul livello di potenza. Per la maggior parte dei segnali di velocità medio-alta, la corrente di ritorno seguirà la traccia del segnale e non prenderà il percorso più breve. Per dirla in altro modo, le correnti di ritorno cercheranno di ridurre al minimo l '"area del circuito".

Se il segnale passa dal basso verso l'alto (o viceversa), cambieranno anche le correnti di ritorno, che scorrono attraverso un tappo di disaccoppiamento. Ecco perché è importante cospargere i cappucci di disaccoppiamento su tutto il PCB, anche quando è troppo lontano da un chip per fare la differenza in termini di potenza.

Ridurre al minimo l'area del loop è fondamentale per l'integrità del segnale, minimizzare l'IME e ridurre gli effetti dell'ESD.

Se il segnale attraversa una divisione nel piano di potenza / terra, le correnti di ritorno sono costrette a fare una deviazione. In alcuni casi, questa deviazione può aumentare l'area del loop di 2x o addirittura 10x! Il modo più semplice e migliore per evitarlo è non far passare un segnale attraverso una divisione.

Alcune schede hanno piani analogici e digitali misti o su alcuni sistemi hanno più power rail. Ecco un elenco di cose che potrebbero aiutare in queste circostanze:

  1. Per cose come orologi o linee di dati attive, non vuoi davvero attraversare una divisione. Alcuni routing PCB creativi sono la soluzione migliore, anche se a volte devi solo avere un piano analogico / digitale combinato invece di dividerlo.

  2. Per segnali a bassa velocità, o segnali che sono per lo più CC, puoi attraversare una divisione ma fai attenzione e selettivo al riguardo. Se puoi, rallenta la velocità dei bordi usando un resistore e forse un limite. Di solito il resistore avrebbe fisicamente colmato la divisione.

  3. Cose come resistori da 0 ohm o calotte, possono essere utilizzate per fornire un percorso di ritorno del segnale tra due piani. Ad esempio, se un segnale salta la divisione, può essere d'aiuto aggiungere un limite tra i due piani vicino al segnale. Ma attenzione, se ciò non viene fatto bene, si potrebbero negare in primo luogo gli effetti positivi della divisione (IE, evitando che il rumore digitale vada sul piano analogico). La cosa bella dell'utilizzo di tappi o resistori da 0 ohm per questo è che ti permette di giocare con il design dopo che il PCB è stato realizzato. Puoi sempre riempire o staccare parti per vedere cosa succede.

Mentre molti progetti di PCB implicano una sorta di compromesso, cerca di non scendere a compromessi a meno che non sia assolutamente necessario. In questo modo avrai meno mal di testa e perderai meno capelli.

Devo anche sottolineare che ho completamente ignorato il problema delle variazioni di impedenza dovute alla divisione e che cosa significherebbe. Sebbene importante, non è importante quanto ridurre al minimo l'area del loop e le cose. E comprendere l'area del loop è molto più semplice che capire come i cambiamenti di impedenza influenzeranno l'integrità del segnale.


Se è assolutamente necessario utilizzare un cappuccio per "ricucire" i piani divisi insieme, assicurarsi di fissare il cappuccio su entrambi i lati del piano. Gli ingegneri hanno la cattiva abitudine di supporre che una gamba di un cappuccio sia sempre attaccata a GND e l'altra a un certo VCC, quando in realtà si collegherebbero entrambi i lati a GND o entrambi i lati a VCC, a seconda del piano che si sta ricucendo .
ajs410,

Stavo supponendo che la corrente di ritorno avrebbe attraversato il percorso di terra più vicino / in cortocircuito e non il piano di sicurezza che sembra essere sbagliato
Bianco Zandbergen,

@Bianco, seguirà qualunque percorso minimizzi l'induttanza. Ciò che chiamiamo potenza è ancora una piastra di meta tenuta a una tensione costante e formerà il percorso di ritorno. Questo perché al tuo chip dovrebbero esserci dei tappi di disaccoppiamento, il segnale può usarli per "completare" il circuito se necessario. Spesso si commuta anche un segnale di alimentazione, nel qual caso i tappi non saranno necessari.
Kortuk,

4

Devo dare un po 'di saggezza convenzionale al marciapiede. Almeno per le schede RF che ho realizzato, ho scoperto che le prestazioni sono migliorate non avendo basi separate per analogico e digitale. Invece, l'utilizzo di un piano di massa solido e l'esecuzione di versamenti di massa per mantenere un percorso a bassa induttanza / bassa resistenza verso un singolo nodo di terra unificato ha funzionato meglio per i tipi di prodotti che ho fatto, primariamente piccole dimensioni (palmari) e RF pesanti (ricevitori e trasmettitori nella gamma da 500 MHz in su.

In genere non uso i piani di potenza, in quanto non ci vuole molta larghezza della traccia per far cadere qualsiasi traccia di tensione IR nella gamma di microvolt, e preferirei mettere a terra lì.

Solo un altro approccio.


Leggo regolarmente consigli come questo e sono dell'opinione che quelli che non ottengono risultati migliori con un piano diviso non lo stiano facendo bene. Progettare una scheda RF ad alta velocità è un'attività seria, progettare una scheda RF ad alta velocità con basi analogiche e digitali separate è un'attività più seria. Questa è un'opinione, ma con un'ottima pratica di progettazione e un design noioso una scheda separata può ricevere vantaggi per il tuo sistema analogico. Quelle linee digitali generano così tante frequenze. Se si dispone di una velocità digitale molto bassa, non è necessario separare il digitale.
Kortuk,

Penso che, come la maggior parte dell'ingegneria, non sia un compito facile che abbia sempre lo stesso spazio di soluzione. Ecco perché pagano bene gli ingegneri.
Kortuk,

@ Kortuk-Il doppio negativo è un po 'confuso. Suppongo che stai dicendo che se lo fai nel modo giusto, un piano diviso ti darà risultati migliori? Non è la mia esperienza, ma hai ragione sul fatto che non c'è sempre lo stesso spazio di soluzione, che è forse il punto più grande! Devi iniziare con una buona planimetria, separando quanto più possibile gli alimentatori analogici, digitali e di alimentazione, oppure stai nuotando a monte ...
rfdave

@Kortuk: Howard Johnson in "High Speed ​​Digital Design" sostiene piuttosto fortemente un singolo piano di massa.
darron,

1

Ci si potrebbe chiedere: perché un segnale di clock entra nella regione analogica? Forse devi gerrymander i tuoi aerei per portare la terra digitale ai lati digitali dei tuoi DAC / ADC (suppongo che 'cosa sta succedendo qui.)


Sono davvero i segnali di clock per gli ADC. Gli ingressi dell'oscillatore a cristallo risiedono nella parte analogica del chip. Ho scelto di non utilizzare un cristallo esterno ma di fornire un segnale di clock esterno. Questo segnale viene generato centralmente nella sezione digitale e distribuito su tutta la scheda tramite un buffer.
Bianco Zandbergen,

@Bianco, sembra la fonte di una grande quantità di problemi di rumore. Gli orologi ad alta frequenza sono il diavolo nei dettagli.
Kortuk,

Sto rielaborando il mio progetto ora per utilizzare più sorgenti di clock invece di una centrale. Voglio evitare insulti inconsueti con il diavolo.
Bianco Zandbergen,

Oltre al segnale di clock, anche le linee dati ADC dovranno essere collegate - molti ADC sono progettati per avere DGND e AGND separati e per separare i pin digitali dall'analogo - è quindi possibile dividere i piani di massa proprio sotto l'IC (vedi analog.com/static/imported-files/tutorials/MT-031.pdf figura 8) Questa separazione non esiste nei tuoi ADC?
Toybuilder

1

Gli orologi non devono passare per via. C'è un prezzo di induttanza e capacità che paghi quando usi vias e all'aumentare della frequenza di clock questo alla fine ti morderà. Forza anche le correnti di ritorno dell'orologio attraverso un cappuccio di disaccoppiamento. È davvero solo una buona pratica tenere l'orologio su un solo livello.

Questo è in aggiunta al consiglio sopra.


1
Dipende davvero dalla tavola. Per un PCB a 4 strati, hai assolutamente ragione. Per le schede con più di 4 livelli, potrebbe essere meglio posizionare i tuoi orologi su uno strato interno (tra i piani di potenza / terra). Se c'è uno strato di segnale tra la parte superiore e il primo piano, l'impedenza delle tracce sulla parte superiore sarà terribile, quindi posizionare l'orologio su un livello diverso potrebbe essere un vantaggio. E infine, per i BGA spesso non è possibile emettere il segnale senza passare a uno strato interno, nel qual caso non è possibile scegliere. Aiuta a mettere un cappuccio vicino all'orologio via, per ridurre le correnti del circuito.

1

A seconda della velocità dell'orologio e del suo instradamento, mi aspetterei che potresti trarre vantaggio dal passaggio attraverso un dispositivo al limite dei due piani, il cui input è relativo al piano digitale e il cui output è relativo a il piano analogico. Se l'orologio viene utilizzato per molti scopi, è anche possibile portarlo lì in modo che solo gli impulsi di orologio che erano effettivamente rilevanti per l'ADC passassero attraverso il confine.


1

Indirizzare l'orologio su piani di potenza divisi avrà un impatto negativo. Come altri hanno già detto, è meglio usare un piano di massa solido e partizionare il routing analogico e digitale per tenerli isolati. Sarei preoccupato per l'EMI con il tuo orologio che passa su un piano diviso (sembra un'antenna slot) e potresti voler considerare di passare dalla terminazione di serie al parallelo per la tua linea di clock.

Non sto dicendo che non è possibile eseguire l'attraversamento di piani divisi in questo tipo di installazione, ma è necessario prestare attenzione e comprendere che vi sarà il rischio che non si sarà in grado di quantificare facilmente.

Se hai intenzione di mantenere il layout così com'è, vorrei alcune note app di ragazzi ADC come Analog Devices (o il tuo chip fornitore ADC) per vedere quali consigli hanno per fare questo tipo di layout del piano diviso.


0

Purtroppo, i campi elettrici spingono gli elettroni a esplorare TUTTI i possibili percorsi di ritorno, proporzionali alla conduttanza (suscettività, per segnali CA).

Sì, alcuni percorsi saranno preferiti a causa della minore impedenza. Ma alcuni elettroni prenderanno ancora altri percorsi, perché esistono altri percorsi.

A frequenze ben al di sopra di SkinFrequency (5 MHz per 35 micron 1 oncia / piede ^ 2), gli elettroni non hanno il tempo di penetrare nella lamina e (principalmente) rimangono su un lato. A 20MHz, hai 2 SkinDepths o 2 * 8.9dB = 18dB di riduzione (quasi 10: 1). A 80MHz, hai 4 SkinDepths o 4 * 8.9dB = 36dB di riduzione (quasi 180: 1). A 320MHz (forse 1nanosecondi di frontiera), hai 8 SkinDepths o 8 * 8.9dB = 72dB di riduzione (oltre 30.000: 1).

Nota che ANCORA È UN MOVIMENTO di elettroni attraverso la lamina, sul lato rivolto verso la tua traccia di aggressore. C'è ancora una caduta I * R in quel lato "silenzioso" dell'aereo.

Utilizzando il nostro sito, riconosci di aver letto e compreso le nostre Informativa sui cookie e Informativa sulla privacy.
Licensed under cc by-sa 3.0 with attribution required.