Immagino di essere stato un po 'ignorante quando si tratta dei dettagli più fini del layout del pcb. Ultimamente ho letto un paio di libri che fanno del loro meglio per guidarmi sulla retta via. Ecco un paio di esempi di una mia recente commissione, e ho messo in evidenza tre dei tappi di disaccoppiamento. L'MCU è un pacchetto LQFP100 e i tappi sono 100nF in pacchetti 0402. Le vie si collegano a terra e al piano di potenza.

Il tappo superiore (C19) è posizionato secondo le migliori pratiche (come le ho capite). Gli altri due non lo sono. Non ho notato alcun problema. Ma poi la scacchiera non è mai stata fuori dal laboratorio.

Immagino che la mia domanda sia: quanto è grande un affare? Finché le tracce sono brevi, importa?

I pin Vref (tensione di riferimento per l'ADC) hanno anch'essi un cappuccio da 100nF. Vref + proviene da un regolatore shunt TL431 di bordo. Vref- va a terra. Richiedono un trattamento speciale come la protezione o il terreno locale?

MODIFICARE

Grazie per ottimi suggerimenti! Il mio approccio è sempre stato quello di fare affidamento su un piano di terra ininterrotto. Un piano di massa avrà l'impedenza più bassa possibile, ma questo approccio potrebbe essere troppo semplicistico per segnali a frequenza più elevata. Ho fatto un rapido colpo per aggiungere terra locale e potenza locale sotto l'MCU (la parte è un LX1768 NXP in esecuzione a 100 MHz). I bit gialli sono i cappucci di disaccoppiamento. Esaminerò i parallelismi. La terra e l'alimentazione locali sono collegate allo strato GND e allo strato 3V3 dove indicato.

Il suolo e la potenza locali sono realizzati con poligoni (pour). Sarà un lavoro di reindirizzamento importante per ridurre al minimo la lunghezza delle "tracce". Questa tecnica limiterà il numero di tracce di segnale che possono essere instradate sotto e attraverso il pacchetto.

È un approccio accettabile?

Sfortunatamente, la corretta esclusione e messa a terra sono materie che sembrano essere insegnate male e capite male. In realtà sono due problemi separati. Stai chiedendo di aggirare, ma hai anche implicitamente messo a terra.

Per la maggior parte dei problemi di segnale, e questo caso non fa eccezione, aiuta a considerarli sia nel dominio del tempo che nel dominio della frequenza. Teoricamente puoi analizzare in entrambi e convertirti matematicamente in un altro, ma ognuno di essi fornisce diverse intuizioni al cervello umano.

Il disaccoppiamento fornisce un serbatoio quasi di energia per appianare la tensione da variazioni a breve termine nell'assorbimento di corrente. Le linee di ritorno all'alimentatore presentano una certa induttanza e l'alimentatore impiega un po 'di tempo a rispondere a una caduta di tensione prima di produrre più corrente. Su una singola scheda può raggiungere di solito entro pochi microsecondi (noi) o decine di noi. Tuttavia, i chip digitali possono cambiare la loro corrente assorbendo una grande quantità in pochi nanosecondi (ns). Il cappuccio di disaccoppiamento deve essere vicino alla potenza del chip digitale e i conduttori di terra devono fare il suo lavoro, altrimenti l'induttanza in tali conduttori si frappone al suo erogare rapidamente la corrente extra prima che l'alimentazione principale possa raggiungere.

Questa era la vista del dominio del tempo. Nel dominio della frequenza i chip digitali sono fonti di corrente alternata tra i loro pin di alimentazione e di terra. A DC l'alimentazione viene fornita dall'alimentazione principale e tutto va bene, quindi ignoreremo DC. Questa sorgente corrente genera una vasta gamma di frequenze. Alcune delle frequenze sono così elevate che la piccola induttanza nella relativamente lunga porta alla principale alimentazione che inizia a diventare un'impedenza significativa. Ciò significa che quelle alte frequenze causeranno fluttuazioni di tensione locali a meno che non vengano trattate. Il cappuccio di bypass è lo shunt a bassa impedenza per quelle alte frequenze. Ancora una volta, i conduttori del cappuccio di bypass devono essere corti altrimenti la loro induttanza sarà troppo elevata e ostacolare il condensatore in cortocircuito della corrente ad alta frequenza generata dal chip.

In questa vista, tutti i layout sembrano a posto. Il cappuccio è vicino alla potenza e chip di terra in ogni caso. Tuttavia, non mi piace nessuno di loro per una ragione diversa, e questa ragione è fondata.

Una buona messa a terra è più difficile da spiegare rispetto all'esclusione. Ci vorrebbe un intero libro per approfondire questo problema, quindi citerò solo i pezzi. Il primo lavoro di messa a terra è fornire un riferimento di tensione universale, che di solito consideriamo 0 V poiché tutto il resto è considerato relativo alla rete di terra. Tuttavia, pensa a cosa succede mentre corri attraverso la rete di terra. La sua resistenza non è zero, quindi ciò causa una piccola differenza di tensione tra i diversi punti del terreno. La resistenza CC di un aereo di rame su un PCB è di solito abbastanza bassa da non costituire un grosso problema per la maggior parte dei circuiti. Un circuito puramente digitale ha almeno 100s di margini di rumore mV, quindi alcuni 10 o 100 di offset a terra uV non sono un grosso problema. In alcuni circuiti analogici lo è, ma non è questo il problema che sto cercando di ottenere qui.

Pensa a cosa succede quando la frequenza della corrente che attraversa il piano di terra aumenta sempre più. Ad un certo punto l'intero piano di massa ha solo 1/2 lunghezza d'onda. Ora non hai più un piano di massa ma un'antenna patch. Ora ricorda che un microcontrollore è una sorgente di corrente a banda larga con componenti ad alta frequenza. Se si esegue la sua corrente di terra immediata sul piano di terra anche solo per un po ', si dispone di un'antenna patch alimentata al centro.

La soluzione che utilizzo di solito, e per la quale ho una prova quantitativa che funziona bene, è mantenere le correnti locali ad alta frequenza fuori dal piano di massa. Si desidera creare una rete locale dell'alimentazione del microcontrollore e delle connessioni di terra, bypassarle localmente, quindi disporre di una sola connessione a ciascuna rete all'alimentazione del sistema principale e alle reti di terra. Le correnti ad alta frequenza generate dal microcontrollore escono dai pin di alimentazione, attraverso i cappucci di bypass e di nuovo nei pin di terra. Possono esserci molte cattive correnti ad alta frequenza che corrono attorno a quel loop, ma se quel loop ha una sola connessione alla potenza della scheda e alle reti di terra, quelle correnti rimarranno largamente lontane da esse.

Quindi, per riportare questo al tuo layout, ciò che non mi piace è che ogni cappuccio di bypass sembra avere una via separata per l'alimentazione e la terra. Se questi sono i principali piani di potenza e di terra della scheda, allora è un male. Se hai abbastanza livelli e i via stanno davvero andando al potere locale e ai piani di terra, allora va bene finché quei piani locali sono collegati ai piani principali in un solo punto .

Non ci vogliono aerei locali per farlo. Uso abitualmente la tecnica di alimentazione locale e reti a terra anche su schede a 2 strati. Collego manualmente tutti i pin di terra e tutti i pin di alimentazione, quindi i cappucci di bypass, quindi il circuito di cristallo prima di instradare qualsiasi altra cosa. Queste reti locali possono essere una stella o qualsiasi altra cosa proprio sotto il microcontrollore e comunque consentire ad altri segnali di essere instradati attorno a loro come richiesto. Tuttavia, ancora una volta, queste reti locali devono avere esattamente una connessione all'alimentazione della scheda principale e alle reti di terra. Se si dispone di un piano di massa a livello di scheda, allora ce ne sarà uno tramite un punto per collegare la rete di terra locale al piano di terra.

Di solito vado un po 'oltre se posso. Ho messo i cappucci di bypass in ceramica da 100nF o 1uF il più vicino possibile ai pin di alimentazione e di messa a terra, quindi ho instradato le due reti locali (alimentazione e terra) a un punto di alimentazione e ho messo un cappuccio più grande (di solito 10uF) su di esse e ho effettuato i singoli collegamenti a terra della scheda e le reti elettriche sull'altro lato del cappuccio. Questo cappuccio secondario fornisce un altro shunt alle correnti ad alta frequenza che sono sfuggite allo shunt dai singoli cappucci di bypass. Dal punto di vista del resto della scheda, l'alimentazione / alimentazione di terra al microcontrollore si comporta bene senza molte cattive alte frequenze.

Quindi ora per rispondere finalmente alla tua domanda se il layout che hai è importante rispetto a ciò che pensi siano le migliori pratiche. Penso che tu abbia bypassato abbastanza bene i pin di alimentazione / terra del chip. Ciò significa che dovrebbe funzionare bene. Tuttavia, se ciascuno ha una via separata rispetto al piano terra principale, potrebbero verificarsi problemi EMI in un secondo momento. Il tuo circuito funzionerà bene, ma potresti non essere in grado di venderlo legalmente. Tenere presente che la trasmissione e la ricezione RF sono reciproche. Un circuito che può emettere RF dai suoi segnali è anche suscettibile di avere quei segnali che captano la RF esterna e hanno quel rumore sopra il segnale, quindi non è solo il problema di qualcun altro. Ad esempio, il dispositivo potrebbe funzionare correttamente fino all'avvio di un compressore nelle vicinanze. Questo non è solo uno scenario teorico. Ho visto casi esattamente così,

Ecco un aneddoto che mostra come queste cose possano fare davvero la differenza. Una società produceva piccoli gadget che costavano 120 dollari da produrre. Sono stato assunto per aggiornare il design e ottenere costi di produzione inferiori a $ 100, se possibile. Il precedente ingegnere non capiva davvero le emissioni RF e la messa a terra. Aveva un microprocessore che emetteva molte schifezze RF. La sua soluzione per superare i test FCC era quella di racchiudere l'intero pasticcio in una lattina. Ha realizzato una tavola a 6 strati con lo strato inferiore rettificato, quindi ha avuto un pezzo personalizzato di lamiera saldata sulla brutta sezione al momento della produzione. Pensava che racchiudendo tutto nel metallo che non si sarebbe irradiato. È sbagliato, ma un po 'da parte non ho intenzione di entrare ora. La lattina ha ridotto le emissioni in modo che siano appena strillate dai test FCC con 1/2 dB di riserva (che "

Il mio progetto utilizzava solo 4 strati, un unico piano di terra a livello di scheda, nessun piano di potenza, ma piani di terra locali per alcuni dei circuiti integrati scelti con connessioni a punto singolo per questi piani di terra locali e le reti di alimentazione locali, come ho descritto. Per rendere più breve una lunga storia, questo ha battuto il limite FCC di 15 dB (che è molto). Un vantaggio laterale era che questo dispositivo era anche in parte un ricevitore radio e il circuito molto più silenzioso alimentava meno rumore nella radio e raddoppiava effettivamente la sua portata (anche questo è molto). Il costo di produzione finale è stato di $ 87. L'altro ingegnere non ha mai più lavorato per quella compagnia.

Quindi, bypassare, mettere a terra, visualizzare e gestire correttamente le correnti del circuito ad alta frequenza è davvero importante. In questo caso ha contribuito a rendere il prodotto migliore e più economico allo stesso tempo, e l'ingegnere che non l'ha ottenuto ha perso il lavoro. No, questa è davvero una storia vera.

L'obiettivo principale di una rete di distribuzione dell'alimentazione è ridurre l'induttanza tra i componenti collegati. Questo è molto importante per qualsiasi piano si stia utilizzando come riferimento (ad es. "Terra", "vref" o "ritorno") perché la tensione su quella rete viene utilizzata come riferimento per le tensioni sui segnali. (Ad esempio le soglie VIL / VIH di un segnale TTL sono riferite al pin GND del chip, non a VCC.) La resistenza non è in realtà così importante nella maggior parte delle applicazioni PCB perché domina la componente di induttanza dell'impedenza totale. (Su un chip IC, tuttavia, questo è invertito: la resistenza è la parte dominante dell'impedenza.)

Tenere presente che questi problemi sono molto importanti per i circuiti ad alta velocità (> 1 MHz).

Piano di riferimento come nodo ammassato

La prima cosa da verificare è se il tuo piano di riferimento può essere considerato un nodo aggregato, al contrario di una linea di trasmissione. Se il tempo di salita del segnale è maggiore del tempo che la luce deve attraversare da un bordo della tavola all'altro e viceversa ( in rame ; una buona regola empirica è di 8 pollici per nanosecondo), allora puoi considerare il piano di riferimento essere un elemento a blocchi, e la distanza dal carico al condensatore di disaccoppiamento non ha importanza. Questa è una decisione importante da prendere, poiché influenza la tua strategia di posizionamento per via e condensatori di potenza.

Se le dimensioni del piano sono più grandi, non solo è necessario distribuire i condensatori di disaccoppiamento, ma è necessario anche un numero maggiore di essi e i condensatori devono trovarsi entro la distanza del tempo di salita del carico che stanno disaccoppiando.

Via induttanza

Continuando i nostri sforzi per ridurre al minimo l'induttanza, se il piano è un elemento aggregato, l'induttanza tra parte e piano diventa dominante. Considera C19 nel tuo primo esempio. L'induttanza vista dall'aereo al chip è direttamente correlata all'area racchiusa dai binari. In altre parole, segui il percorso dal piano di potenza, al chip, quindi torna indietro dal perno di terra al piano di terra, chiudendo infine il circuito di ritorno all'alimentazione via. L'obiettivo è ridurre al minimo questa area, poiché una minore induttanza significa una maggiore larghezza di banda prima che l'induttanza diventi dominante sulla capacità di disaccoppiamento. Ricorda, la lunghezza della via dalla superficie al piano fa parte del percorso; mantenere i piani di riferimento vicino alle superfici aiuta molto. Non è raro che in 6 o più schede di livello il primo e l'ultimo strato interno siano entrambi piani di riferimento.

Quindi, mentre hai una induttanza piuttosto piccola con cui iniziare (suppongo 10-20 nH), può essere ridotta dando all'IC il suo set di vie: date le tue dimensioni della via, una via accanto al pin 97 e un'altra vicino il pin 95 ridurrebbe l'induttanza fino a 3 nH circa. Se te lo puoi permettere, le vie più piccole sarebbero d'aiuto qui. (Tuttavia, onestamente, dal momento che la tua parte è un LQFP invece di un BGA, questo potrebbe non essere di grande aiuto perché il frame principale nel pacchetto potrebbe contribuire da solo a 10 nH. O forse non è così tanto a causa di ... )

Induttanza reciproca

Le linee e le vie che portano a un carico o condensatore non esistono nel vuoto. Se esiste una linea di approvvigionamento, deve esserci una linea di ritorno. Poiché questi sono fili con correnti che fluiscono attraverso di essi, generano campi magnetici e se sono abbastanza vicini l'uno all'altro, creano induttanza reciproca. Questo può essere dannoso (quando aumenta l'induttanza totale) o benefico (quando diminuisce l'induttanza totale).

Se le correnti in ciascuno dei fili paralleli (dico "filo" per includere sia la traccia che la via) vanno nella stessa direzione, l'induttanza reciproca si aggiunge all'autoinduttanza, aumentando l'induttanza totale. Se le correnti in ciascun filo vanno in direzioni opposte, l'induttanza reciproca si sottrae dall'autoinduttanza, diminuendo il totale. Questo effetto aumenta quando la distanza tra i fili diminuisce.

Pertanto, una coppia di fili che vanno sullo stesso piano dovrebbe essere molto distanti (regola empirica: maggiore del doppio della distanza dalla superficie al piano; assumere lo spessore del PCB se non si è ancora capito lo stackup) per ridurre l'induttanza totale . Una coppia di fili che vanno su piani diversi, come ogni esempio che hai pubblicato, dovrebbe essere il più vicino possibile.

Tagliare gli aerei

Poiché l'induttanza è dominante e (per i segnali ad alta velocità) è determinata dal percorso che la corrente percorre attraverso la rete, i tagli aerei dovrebbero essere evitati, soprattutto se ci sono segnali che attraversano quel taglio, poiché la corrente di ritorno (che preferisce seguire un il percorso direttamente sotto la traccia del segnale per ridurre al minimo l'area del loop e quindi l'induttanza) deve effettuare una grande deviazione, aumentando l'induttanza.

Un modo per mitigare l'induttanza creata dai tagli è di avere un piano locale che può essere usato per saltare oltre il taglio. In questo caso, per ridurre al minimo la lunghezza del percorso della corrente di ritorno è necessario utilizzare più vie, tuttavia, poiché si tratta di vie che vanno sullo stesso piano e quindi hanno flusso di corrente nella stessa direzione, non devono essere posizionate vicino a ciascuna altro, ma dovrebbe essere almeno due distanze piane o così distanti.

Bisogna fare attenzione, tuttavia, con tracce di segnale che sono abbastanza lunghe da essere linee di trasmissione (cioè lungo un tempo di salita o discesa, qualunque sia il più breve), perché un riempimento del terreno vicino alla traccia cambierà l'impedenza di quella traccia, causando un riflesso (es. overshoot, undershoot o squillo). Ciò è più evidente nei segnali di velocità gigabit.

Fuori tempo

Vorrei approfondire come la strategia "un condensatore da 0,1 uF per pin di alimentazione" sia controproducente con design moderni che possono avere decine di pin di alimentazione per parte, ma ora devo davvero lavorare. I dettagli si trovano nei collegamenti BeTheSignal e Altera PDN di seguito.

Raccomandazioni (TL; DR)

• Spostare i viali del condensatore di disaccoppiamento più vicini, se tali via vanno su piani diversi.
• Mettere la via nel pad è l'opzione migliore, se puoi permetterti (devi riempire la via e placcare il pad sul riempimento, che aggiunge un giorno o due alla fabbricazione e costa più soldi). La seconda cosa migliore è mettere le due vie sullo stesso lato del cappuccio, il più vicino possibile l'uno all'altro e al condensatore. Una serie aggiuntiva di vie può essere posizionata sul lato opposto del condensatore per tagliare l'induttanza a metà, ma assicurarsi che i due gruppi via siano ad almeno uno spessore della scheda (o due distanze piane).
• Dai all'IC le sue vie per alimentare e mettere a terra, tenendo le vie della rete opposta l'una vicino all'altra e le vie della stessa rete più distanti. Queste vie possono essere condivise con condensatori di disaccoppiamento, ma è meglio avere più vie di piano piuttosto che allungare le tracce su vie di piano. (La mia solita tecnica di layout è quella di posizionare il carico, quindi posizionare i cavi di alimentazione e di terra e infine posizionare un condensatore di disaccoppiamento sul lato opposto della scheda se c'è spazio. (Se non c'è spazio, il condensatore si sposta, non i via! )
• Ridurre al minimo la dimensione più lunga di ciascun piano di riferimento per ridurre al minimo l'induttanza e consentire il modello di elementi concentrati più semplice per il piano. I tagli di piano dovrebbero essere ridotti al minimo e gli aerei locali possono essere utilizzati per mitigarli.

Guarda anche

• Henry Ott, Ingegneria della compatibilità elettromagnetica
• BeTheSignal.com
• Strumento di progettazione della rete di distribuzione dell'alimentazione di Altera e nota sull'app : sono focalizzati sui prodotti Altera, ma le strategie di base sono rilevanti per qualsiasi progetto digitale ad alta velocità. Lo strumento PDN è ottimo per calcolare l'impedenza del piano dati parametri fisici e disaccoppiare i condensatori. Mette a letto il mito "un limite di 0,1 uF per pin di alimentazione" mostrandoti cosa succede veramente.

Trovo che aiuti a pensare ai circuiti RC equivalenti che formano le tracce, quando è necessario considerare il comportamento delle linee elettriche (tracce, ad esempio resistori ^{molto piccoli} ) e i cappucci di disaccoppiamento.

Ecco un semplice schema schematico delle tre calotte che hai nel tuo post:
^{Non c'è polarità nell'immagine, quindi supponi solo che una "Potenza" sia messa a terra e l'altra sia VCC.}

Esistono sostanzialmente due approcci per il disaccoppiamento: A e C. B non è una buona idea.

A sarà più efficace nel prevenire la propagazione del rumore proveniente dall'IC nei binari di alimentazione del sistema. Tuttavia, è meno efficace nel disaccoppiare effettivamente le correnti di commutazione dal dispositivo: la corrente di stato stazionario e la corrente di commutazione devono fluire attraverso la stessa traccia.

C è più efficace nel disaccoppiare effettivamente l'IC. Hai un percorso separato per passare le correnti al condensatore. Pertanto, l'impedenza ad alta frequenza del pin a terra è inferiore. Tuttavia, più rumore di commutazione dal dispositivo tornerà alla barra di alimentazione.
D'altra parte, ciò comporta una varianza netta inferiore della tensione sul pin IC e riduce il rumore dell'alimentazione ad alta frequenza spostandolo a terra in modo più efficace.

La scelta effettiva è specifica dell'implementazione. Tendo ad andare con C, e uso solo più power rail quando possibile. Tuttavia, qualsiasi situazione in cui non si dispone dello spazio sulla scheda per più binari e si mescolano analogico e digitale, A può essere giustificata, supponendo che la perdita di disaccoppiamento dell'efficacia non causi danni.

Se si disegna il circuito CA equivalente, la differenza tra gli approcci diventa più chiara:

C ha due percorsi CA separati verso terra, mentre A ne ha solo uno.

Le risposte alle tue domande (tutte) dipendono molto da quali frequenze circolano nel tuo PWA.

Indipendentemente da qualsiasi altra cosa che sto per dire, ricorda che la maggior parte dei cappucci di disaccoppiamento discreti diventano inutili al di sopra di circa 70 MHz. L'uso di più maiuscole parallele può spingere quel numero un po 'più in alto.

Una regola empirica è che un oggetto inizia a comportarsi come un'antenna a L = lunghezza d'onda / 10. Lunghezza d'onda = c / f; quindi abbiamo bisogno di L <c / (10f). Le dimensioni di 1 cm diventano importanti a circa 3 GHz. Prima di emettere un sospiro di sollievo (perché l'orologio funziona solo a, diciamo, a 50 MHz) ricordati che devi pensare al contenuto spettrale dei bordi dell'orologio e delle transizioni dei pin I / O del chip.

In generale, si desidera mettere un sacco di tappi attorno alla scheda e / o utilizzare una scheda con piani di potenza e di terra appositamente progettati, che sostanzialmente trasformano l'intera scheda in un condensatore distribuito.

L'induttanza del piombo e della traccia (L) è di circa 15 nH / pollice. Ciò equivale a circa 5 Ohm / pollice per contenuto spettrale a 50 MHz e circa 20 Ohm / pollice per contenuto spettrale a 200 MHz.

Parallelamente i "N" maiuscoli del valore C aumenteranno C di un fattore N e ridurranno L di circa un fattore di N. Il tuo schema di disaccoppiamento ha un intervallo di frequenza utile. La fine BASSA di quella gamma di frequenze è impostata dalla capacità effettiva totale di tutti i tappi. L'estremità ALTA della gamma di frequenza non ha nulla (ripeto, niente) a che fare con la capacità dei condensatori: è una funzione delle induttanze di piombo dei condensatori e del numero di condensatori (e del loro posizionamento) nella rete. L'induttanza complessiva effettiva è inversamente proporzionale a N. Dieci caps di 10 nF ciascuno sono altamente preferibili rispetto a 1 cap di 100 nF. 100 tappi, di 1 nF ciascuno, sono ancora meglio.

Per mantenere alta la tua rete di disaccoppiamento EFFECTIVE C e bassa la tua rete di disaccoppiamento EFFECTIVE, devi distribuire i tappi (non raggrupparli in uno o più punti).

Proteggere le tue conversioni A / D dal rumore è un altro argomento, che passerò al momento.

Spero che ciò abbia aiutato a rispondere ad alcune delle tue domande.

I condensatori di bypass svolgono quattro funzioni principali:

1. Riducono al minimo i rapidi cambiamenti delle correnti disegnate sui cavi di alimentazione (tali cambiamenti nell'assorbimento di corrente potrebbero causare interferenze elettromagnetiche o accoppiare il rumore ad altri dispositivi sulla scheda)
2. Riducono al minimo le variazioni di tensione tra VDD e VSS
3. Riducono al minimo le tensioni tra VSS e terra
4. Riducono al minimo le tensioni tra VDD e la guida positiva della scheda

Il diagramma (A) nella risposta del nome falso è di gran lunga il migliore per ridurre al minimo le variazioni disegnate sui fili di alimentazione, poiché le variazioni nella corrente assorbita dalla CPU dovranno cambiare la tensione di protezione prima che possano causare qualsiasi variazione nella corrente di alimentazione. Al contrario, nel diagramma (C), se l'induttanza all'alimentazione principale fosse dieci volte superiore a quella del cappuccio di bypass, l'alimentatore vedrebbe il 10% di eventuali picchi di corrente indipendentemente da quanto grande o quanto perfetto possa essere il cappuccio.

Il diagramma (C) è probabilmente il migliore dal punto di vista della riduzione al minimo delle variazioni di tensione tra VDD e VSS. Immagino che probabilmente è più importante minimizzare le variazioni della corrente di alimentazione, ma se è più importante mantenere stabile la tensione VDD-VSS, il diagramma (C) potrebbe avere un leggero vantaggio.

L'unico vantaggio che posso vedere per il diagramma (B) è che probabilmente riduce al minimo la tensione differenziale tra VDD e la guida di alimentazione positiva della scheda. Non è molto vantaggioso, ma se si capovolgessero i binari, si ridurrebbe al minimo la tensione differenziale tra VSS e terra. In alcune applicazioni ciò potrebbe essere importante. Notare che aumentare artificialmente l'induttanza tra la guida di alimentazione positiva e VDD potrebbe aiutare a ridurre le tensioni differenziali tra VSS e terra.

Come nota a margine separata dal problema del layout, si noti che ci sono ragioni per utilizzare un assortimento di valori di condensatori (ad esempio 1000pf, 0,01uF e 0,1uF) piuttosto che solo condensatori 0,1uF in tutto.

Il motivo è che i condensatori hanno induttanza parassitaria. I buoni condensatori ceramici hanno un'impedenza molto bassa alla frequenza di risonanza, con l'impedenza dominata dalla capacità a frequenze più basse e dominata dall'induttanza parassita a frequenze più alte. La frequenza di risonanza generalmente diminuisce con l'aumentare della capacità della parte (principalmente perché l'induttanza è circa la stessa). Se si utilizzano solo condensatori da 0,1 uF, offrono buone prestazioni a frequenze più basse, ma limitano il bypass ad alta frequenza. Un mix di valori di condensatori offre buone prestazioni a una gamma di frequenze.

Lavoravo con uno degli ingegneri che ha fatto la progettazione schematica + layout per l'azionamento del motore Segway, e ha ridotto il rumore del convertitore analogico-digitale del DSP (la fonte primaria è l'orologio del sistema DSP) di un fattore 5- 10 modificando i valori dei condensatori e riducendo al minimo l'impedenza del piano di massa mediante un analizzatore di rete.

C'è ancora un altro trucco nel ridurre al minimo l'impedenza tra le guide interne GND e VCC nell'MCU e gli aerei di potenza.

Ogni pin I / O MCU non utilizzato deve essere collegato a GND o VCC, scelto in modo tale che all'incirca lo stesso numero di pin non utilizzati va su VCC come su GND. Questi pin devono essere configurati come uscite e il loro valore logico deve essere impostato in base alla linea di alimentazione a cui è collegata l'uscita.

In questo modo si forniscono connessioni extra tra le guide di alimentazione interne dell'MCU e gli aerei di potenza sulle schede. Queste connessioni passano semplicemente attraverso l'induttanza del pacchetto e ESR e l'ESR del mosfet attivato nel driver di output GPIO.

^{simula questo circuito - Schema creato usando CircuitLab}

Questa tecnica è così efficace nel mantenere gli interni dell'MCU legati ai piani di potenza che a volte paga scegliere un pacchetto per un determinato MCU che abbia più pin del necessario, solo per aumentare il numero di pin di alimentazione ridondanti. Se il produttore della tua scheda è in grado di affrontarlo, dovresti anche preferire i pacchetti senza piombo (LCC) poiché di solito hanno un'induttanza da scheda a matrice inferiore. Potresti verificarlo consultando il modello IBIS per il tuo MCU, se ce n'è uno.

È sempre meglio adottare le buone pratiche, soprattutto perché non comporta più lavoro o costi in questo tipo di design.

Dovresti avere i via il più vicino possibile ai pad dei condensatori, per ridurre al minimo l'induttanza. Il condensatore deve essere vicino all'alimentazione e ai conduttori di massa del chip. Il routing nella seconda immagine dovrebbe essere evitato e il primo non è l'ideale. Se quello è un prototipo, modificherei il disaccoppiamento per la versione di produzione.

A parte il malfunzionamento del chip in alcune circostanze, è possibile che si stiano aumentando le emissioni indesiderate.

Anche se il tuo progetto "funziona" così com'è, nella mia esperienza, ho scoperto che se non fai un "buon" lavoro di disaccoppiamento e bypass, i tuoi circuiti saranno meno affidabili e più sensibili al rumore elettrico. Potresti anche scoprire che ciò che funziona in laboratorio potrebbe non funzionare sul campo.