Perché i regolatori LDO hanno una caduta di tensione così grande?


9

Perché i regolatori lineari LDO non usano MOSFET come componente principale per avere un dropout minimo = 0 (bene, a seconda della corrente, deve essere ancora di qualche mV)?

Oppure ci si può aspettare di costruire un regolatore a 0 dropout basato su un MOSFET e un opamp?


1
Ho visto LDO scendere di soli 50mV. Non buono abbastanza?
Stevenvh,

Abbastanza buono, ma MOSFET dovrebbe essere in grado di fare di più :-)
BarsMonster il

Risposte:


8

Ci sono regolatori con abbandono tensione prossima a 0 mV. Controllare la figura 5 a pagina 6 in TPS73101, senza tappo, NMOS, regolatore a bassa caduta di tensione 150mA con protezione della corrente inversa .

Un altro esempio è LTC1844 - 150 mA, Micropower, Low Noise, VLDO Linear Regulator .

Il problema con i regolatori a tensioni di dispersione così basse è che in quelle regioni hanno parametri scadenti (regolazione di linea / carico e PSRR ).

Per quanto riguarda la parte se è possibile costruire tale regolatore con un amplificatore operazionale e un dispositivo MOS discreto - sì, è possibile. Dovrai utilizzare PMOS e occuparti della stabilità (non è facile rendere stabile un circuito di feedback in tale configurazione).


Vedo, grazie ... Esattamente quello che stavo pensando ... Basato su P-MOSFET senza alcuna pompa di
carica MrGreen

Se hai un dropout di 0 V non hai alcuna regolazione di linea! :-)
stevenvh,

2

Se si desidera un LDO bassissimo, è necessario un dispositivo con una tensione di saturazione da ingresso a uscita estremamente bassa (cioè un FET) e un modo per avere una tensione di controllo superiore all'ingresso.

L'uso di un BJT ti limiterà sempre a VCEtensione di saturazione, inoltre è necessaria una corrente di base sufficiente per garantire che il transistor sia completamente acceso quando necessario. Anche ilVBEla tensione deve essere presa in considerazione. Se la base è 1 V sotto il collettore, l'emettitore deve essere più di 1 V +VBE inferiore.

Se si utilizza un FET a canale N come elemento pass serie, è necessario che il gate sia abbastanza alto sopra la sorgente per consentire al FET di condurre completamente. Molti FET a livello logico richiedono più di un volt. Molti FET con buoniRDS(on)bisogno anche di più. Se si collega il gate alla tensione di ingresso, ad esempio, ci si può aspettare che ilVsolS la tensione di soglia verrà abbassata attraverso il MOSFET, rendendolo un LDO "lossy" secondo la definizione della domanda.

Un LDO discreto che utilizza un FET e un driver in grado di accendere completamente il MOSFET (ovvero una tensione di gate superiore alla tensione di ingresso) consentirà di creare un LDO che avrà solo una serie RDS(on)perdita, teoricamente. Ma ancora una volta, se hai già un binario più alto disponibile, perché non utilizzarlo come ingresso del regolatore e smettere di preoccuparti del LDO super basso?


1
Che dire di P-MOSFET e segnale di controllo invertito?
BarsMonster,

I MOSFET a canale N sono dispositivi portatori di maggioranza di elettroni, mentre i MOSFET a canale P non lo sono. Non puoi raggiungere lo stesso minimoRDS(on)in un canale P come canale N, anche con il controllo più semplice. Altrimenti, funzionerà comunque.
Adam Lawrence,

1
@Madmanguruman - Puoi fare in modo che PMOS abbia lo stesso RDSon di nmos - deve essere circa 3 volte più grande di NMOS realizzato con la stessa tecnologia. Il problema principale con gli LDO basati su pmos è che è davvero difficile renderli stabili e / o renderli con parametri decenti.
mazurnification

Concordato: la mia affermazione si basava sul mantenimento di una dimensione del pacchetto costante per la parte.
Adam Lawrence,

@mazurnification: ci sarebbe qualche difficoltà nell'usare un NFET ma nel regolare il binario negativo anziché quello positivo? So che la topologia dei circuiti più comune è quella di regolare la guida di sicurezza (i 7805 sono molto più popolari dei 7905) ma in molte applicazioni non importa davvero.
supercat


0

Ho progettato un circuito di regolazione lineare LDO discreto utilizzando un MOSFET a canale n per creare una tensione negativa. Questo è stato 22 anni fa e l'ho pubblicato su una rivista di elettronica creata per caricare batterie SLA a 13,8 volt.

Migliaia sono state costruite in una forma o nell'altra e non ho avuto problemi di stabilità. Questo vecchio circuito semplice potrebbe essere configurato con un FET a canale p e tensioni di uscita inferiori e in questi giorni il calo sarebbe limitato dal basso MOSFET sulla resistenza. Le parti SMD significano che i discreti non sono una penalità, quindi so che ora è possibile un calo molto basso.


1
Hai un riferimento per l'articolo?
Peter Green,

Peter Green. Nei giorni precedenti a Internet avrei inviato articoli a LEO SIMPSON, che è un editore della rivista di elettronica australiana "Silicone Chip". I manoscritti scritti a mano da me inviati venivano talvolta inseriti nella sezione dei circuiti. Sono sicuro che fosse pubblicato ma non ha vinto.
Autistico,
Utilizzando il nostro sito, riconosci di aver letto e compreso le nostre Informativa sui cookie e Informativa sulla privacy.
Licensed under cc by-sa 3.0 with attribution required.