La famiglia di logiche più veloce è stata ed è tuttora ECL. Mentre spesso trascurati negli ultimi tempi, sviluppi come PECL e LVPECL (ECL in sostanza positivo positivo e PECL differenziale) hanno mantenuto la famiglia in prima linea nel cambio logico. Le precedenti limitazioni di più alimentazioni e tensioni negative sono state eliminate, ma con compatibilità retroattiva disponibile in molti casi.
I dispositivi MC10EP08 / MC100EP08 soddisferebbero le vostre esigenze
http://www.onsemi.com/pub_link/Collateral/MC10EP08-D.PDF
Non altrettanto buono, ma anche quasi conforme alle tue specifiche
http://www.onsemi.com/pub_link/Collateral/MC10EL07-D.PDF
Disponibile da Digikey (disponibile)
http://search.digikey.com/scripts/DkSearch/dksus.dll?Detail&name=MC100EP08DTGOS-ND
In modalità PECL funzioneranno da Vcc = 3.3V a 5V e Vee = 0V.
La frequenza massima è classificata come> 3 GHz tipica con ritardi di propagazione di 250 picosecondi (!) Tipici e 300 picosecondi max a 25 ° C con jitter ciclo-ciclo di <1 ps.
Digikey elenca una gamma di porte ECL.
Sebbene il funzionamento a 3 GHz sia probabilmente meglio lasciato ai gate esistenti come questi, è relativamente facile implementare da soli cancelli ad altissima velocità utilizzando parti discrete con topologia di tipo ECL. Osservare i circuiti equivalenti delle vecchie porte ECL dà un buon inizio (i moderni fogli dati in genere forniscono solo diagrammi funzionali globali senza indizi su come si ottengono i risultati). I gate sono essenzialmente dei tipi di coppia a coda lunga molto familiari. Le prestazioni per sforzo e costo rischiano di essere notevolmente migliori rispetto alla maggior parte degli altri approcci.
Un eccellente tutorial TI su "Interfaccia tra livelli LVPECL, VML, CML e LVDS" con discussioni su adattamento di impedenza, linee di trasmissione, riflessioni, polarizzazione ... e include diagrammi su come si ottiene la funzionalità.
http://focus.ti.com/lit/an/slla120/slla120.pdf