Come posso misurare la capacità del gate?

Esiste un modo efficace per misurare direttamente la capacità del gate di un MOSFET di potenza, come dire l'IRF530N?

Il modo in cui si comporta il mio circuito indicherebbe che la capacità effettiva del gate è forse doppia o più del valore riportato nel foglio dati, il che comprometterebbe la mia stabilità dell'amplificatore operazionale abbassando la frequenza dell'op-amp $R_O$ + $C_{iss}$ polo.

Ecco lo schema circuitale nel caso in cui sia di aiuto, ma sono davvero interessato solo al caso generale di un dispositivo di prova che posso collegare, inserire un MOSFET TO-220 arbitrario e calcolare la capacità effettiva da una traccia dell'oscilloscopio o qualcosa del genere come quello.

Esiste un modo pratico per effettuare una misurazione utile della capacità di ingresso MOSFET sul banco?

Rapporto sui risultati

Entrambe le risposte hanno fornito spunti chiave. Col senno di poi, penso che la risposta breve alla mia domanda diretta sarebbe: "Come misuro la capacità del gate? A molte diverse combinazioni di tensioni di gate e drain! " :)

Il che rappresenta la grande intuizione per me: un MOSFET non ha una sola capacità. Penso che avete bisogno di almeno due grafici per fare un inizio decente a descrivere gli intervalli, e c'è almeno una condizione in cui la capacità può essere modo più che il citato valore.$C_{iss}$

Per quanto riguarda il circuito, feci alcuni miglioramenti commutando l'IRF530N con IRFZ24N avente meno della metà del citato valore. Ma mentre questo ha superato la prima instabilità, i seguenti test abilitati hanno mostrato un'oscillazione totale a correnti più elevate.$C_{iss}$

La mia conclusione è che devo aggiungere uno stadio driver tra l'amplificatore operazionale e il MOSFET, presentando una resistenza efficace molto bassa alla capacità di ingresso del MOSFET e pilotando il polo crea ben oltre la frequenza 0dB dell'amplificatore operazionale. Non menzionato nel post originale è che ho bisogno di una velocità abbastanza decente, diciamo 1µs di risposta al gradino, quindi applicare una compensazione pesante all'amplificatore operazionale per raggiungere la stabilità non è un'opzione praticabile; sacrificherebbe semplicemente troppa larghezza di banda.

Questa risposta non affronta come misurare FET , perché non vi è alcun valore reale nel farlo. Poiché la capacità è un parametro FET così importante, i produttori forniscono dati di capacità su ogni scheda tecnica che è definitiva in quasi ogni situazione. (Se trovi un foglio dati che non fornisce dati completi sulla capacità, quindi non usare quella parte.) Dati i dati nel foglio dati, provare a misurare tu stesso la capacità del gate è un po 'come provare a scattare una foto di Yosemite mentre Ansel Adams è lì per consegnarti quella foto che ha scattato.$C_{\text{iss}}$

Ciò che vale la pena è comprendere le caratteristiche di , cosa significano e come vengono influenzate dalla topologia dei circuiti.$C_{\text{iss}}$

Fatti su , che già conosci$C_{\text{iss}}$

• = C gs + C $C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$
• è quasi un valore costante, per lo più indipendente dalle tensioni di funzionamento.$C_{\text{gs}}$
• non è correlato e non ha alcun coinvolgimento con l'effetto Miller.$C_{\text{gs}}$
• è fortemente inversamente dipendente da V ds e può facilmente cambiare di un ordine di grandezza in tutto il range di tensione operativa.$C_{\text{gd}}$$V_{\text{ds}}$
• è la causa parassitaria dell'effetto Miller.$C_{\text{gd}}$

L'interpretazione di questi fatti apparentemente semplici, ma sottili, può essere complicata e confusa.

Reclami selvaggi e privi di fondamento riguardanti - Per gli impazienti$C_{\text{iss}}$

Il valore effettivo di , di come si manifesta, dipende dalla topologia del circuito o da come e a cosa è collegato il FET.$C_{\text{iss}}$

• Quando il FET è collegato in un circuito con impedenza nella sorgente, ma nessuna impedenza nel drain, il che significa che il drain è collegato a una tensione essenzialmente ideale, è ridotto al minimo. I gg scompaiono virtualmente, il cui valore viene diviso per la transconduttanza FET g fs . Ciò lascia C gd a dominare il valore apparente di C iss . Sei scettico su questa affermazione? Bene, ma non preoccuparti, verrà mostrato che sarà vero in seguito.$C_{\text{iss}}$$C_{\text{gs}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{iss}}$

• Quando il FET è collegato in un circuito con impedenza nello scarico e impedenza zero nella sorgente, è massimizzato. Sarà evidente il valore completo di C gs , più C gd verrà moltiplicato per g fs (e impedenza di drain). Quindi C gd dominerà (di nuovo) C iss , ma questa volta, a seconda della natura dell'impedenza nel circuito di drain, potrebbe essere incredibilmente massiccio. Ciao altopiano Miller!$C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{iss}}$

Naturalmente, la seconda affermazione descrive il caso d'uso più comune per i FET a commutazione fissa, ed è ciò di cui parla Dave Tweed nella sua risposta. È un caso di utilizzo così comune che i produttori pubblicano universalmente i grafici di Gate Charge, insieme ai circuiti utilizzati per testarlo e valutarlo. Finisce per essere il caso peggiore possibile per .$C_{\text{iss}}$

La buona notizia per voi è che se si hanno accuratamente disegnato il tuo schema, non si deve preoccupare di plateau Miller , perché avete il caso del primo reclamo con il minimo .$C_{\text{iss}}$

Alcuni dettagli quantitativi

Deriviamo un'equazione di per un FET collegato come nel tuo circuito. Utilizzo di un modello CA di segnale piccolo per un MOSFET come il modello a 6 elementi di Sze:$C_{\text{iss}}$

^{simula questo circuito - Schema creato usando CircuitLab}

Qui ho scartato gli elementi per , C bs (capacità di massa) e R ds (drain to source leakage), perché qui non sono necessari e complicano semplicemente le cose. Trova per Z g :$C_{\text{ds}}$$C_{\text{bs}}$$R_{\text{ds}}$$Z_g$

=gfsRsense+$\frac{V_g}{I_g}$ s C gs R $\frac{g_{\text{fs}} R_{\text{sense}}+1}{s \left(C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}\right)}$ $\frac{\frac{s C_{\text{gs}} R_{\text{sense}}}{g_{\text{fs}} R_{\text{sense}}+1}+1}{\frac{\text{Cgs} s C_{\text{gd}} R_{\text{sense}}}{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}+1}$

Ora, il secondo termine frazionario non fa nulla fino a quando la frequenza è ben al di sopra dei 100 MHz, quindi la tratteremo semplicemente come unità. Ciò lascerà il primo termine frazionario, il termine integratore, che è l'impedenza capacitiva. Quindi riorganizzare per ottenere la effettiva che corrisponde alla topologia:$C_{\text{iss}}$

= C gd ( g fs R sense + 1 ) + C $C_{\text{iss_eff}}$ oC$\frac{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}$$\frac{C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}+C_{\text{gd}}$

Si noti che qui è diviso per g fs (e senso R ), quindi oscurato dalla transconduttanza, e C gd viene aggiunto non modificato. Inoltre, se R sense = 0, C iss = C gs + C gd .$C_{\text{gs}}$$g{\text{fs}}$$R_{\text{sense}}$$C_{\text{gd}}$$R_{\text{sense}}$$C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$

Per un IRF530N a = 25V, C gs = 900pF, C gd = 20pF, g fs = 20S: C iss_eff = 63pF. LM358 con 63pF carico finisce con circa 35 ∘ margine di fase ... non oscillatorio, ma piuttosto ringy.$V_{\text{ds}}$$C_{\text{gs}}$$C_{\text{gd}}$$g_{\text{fs}}$$C_{\text{iss_eff}}$$35^{\circ }$

$V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{iss_eff}}$

Diamo un'occhiata alla risposta. Userò un grafico di Nichols qui perché mostrerà simultaneamente la risposta ad anello aperto e ad anello chiuso.

$V_{\text{ds}}$$35^{\circ }$

$V_{\text{ds}}$$-3^{\circ }$

$C_{\text{iss_eff}}$$75^{\circ }$

La capacità di gate di un MOSFET è un argomento più complicato di quanto molte persone capiscano. Dipende fortemente dalle condizioni operative del dispositivo. Questo ha senso: la capacità di cui stiamo parlando ha il gate stesso come una piastra, che è una struttura fisica fissa, ma l'altra "piastra" non è solo la sorgente, il drenaggio e le strutture di substrato nelle vicinanze, ma anche i portatori di carica che scorrono nel canale sorgente-drenaggio e la loro concentrazione varia considerevolmente.

Per avere un'idea di ciò, guarda la Figura 6 nel foglio dati IRF530N (riprodotto di seguito), che mostra la carica del gate in funzione della tensione gate-source. La definizione di capacità è$\frac{\Delta charge}{\Delta voltage}$, quindi, dato il modo in cui questo diagramma è disposto, la capacità effettiva del gate è l'inverso della pendenza della curva in un dato punto.

Il $C_{ISS}$ il valore è misurato a $V_{GS}$= 0 V, quindi corrisponde alla pendenza nell'angolo inferiore sinistro del grafico. Ma nota come il grafico si appiattisce vicino alla tensione di soglia: questa pendenza ridotta indica una capacità effettiva molto maggiore (circa 10 ×) in quel punto operativo. E più precisamente, questo è esattamente il punto in cui opera il tuo attuale circuito regolatore.

Quindi, per caratterizzare completamente la capacità di carico che sta vedendo il tuo opamp, devi testare il MOSFET nel modo mostrato in Figura 13, con opportune tensioni di polarizzazione sul gate e sul drain.

È possibile collegare a terra la sorgente, collegare lo drain alla tensione di polarizzazione desiderata (con un grande condensatore - forse 1uF in ceramica) attraverso la sorgente di drain) e misurare direttamente la capacità del gate con un misuratore a batteria o un ponte LCR. Il foglio dati di Vishay indica circa 0,7 nF a 30 V e 1 nF a 2 V Vds (per Ciss).

Se non si dispone di un misuratore C, un'onda quadra di valore ragionevolmente piccolo (forse 0,5 volt) può essere applicata al gate tramite un resistore adatto (forse 1K) e si possono osservare i tempi di carica / scarica a 1 / e con un oscilloscopio (sonda x10), quindi sottrarre la capacità della sonda oscilloscopio.