Perché i cancelli NAND sono economici?

Nei miei laboratori e lezioni di elettronica digitale ci viene detto di provare a fare cose dai cancelli della NAND, perché sono il tipo di cancello più economico disponibile per l'acquisto. Perchè è questo? Perché un gate OR / AND non è il più economico da acquistare?

I cancelli NAND sono economici perché ce ne sono così tanti negli anni '80.

Scherzi a parte, un gate NAND riguarda il gate logico più semplice. Puoi pensarlo come un inverter multi-input. Elettricamente, questo è esattamente ciò che sono le porte TTL NAND. Ogni ingresso è solo un altro emettitore aggiunto al transistor di ingresso. Il resto del circuito è solo un inverter. È diverso in CMOS, ma un gate NAND è ancora molto semplice.

Poiché i chip richiedono pochi transistor, possono essere piccoli, il che ne consente molti per wafer di silicio, il che li rende economici.

Uno dei motivi per cui ciò può essere detto è che nei circuiti CMOS, una porta NAND è sia più piccola, per quanto riguarda l'area, sia più veloce di una porta NOR, mentre le porte AND e OR richiedono un circuito inverter esplicito di dimensioni comparabili a NAND / NÉ. Quindi in CMOS, NAND è un po 'più economico.

Questo non è vero per nMOS (è il contrario) e sicuramente non si applica a cancelli confezionati come la serie 74x: il costo dell'area è completamente eclissato dal costo dell'imballaggio e delle altre spese generali.

Riferimento: VLSI Design di Peter Robinson , p.14, "In CMOS, la porta NAND presenta caratteristiche di velocità e area migliori rispetto alla porta NOR".

Riferimento 2: qui , parafrasato: "In CMOS, il cancello NOR ha due pMOS in serie che lo rendono più lento a causa della scarsa mobilità dei fori."

Qualsiasi funzione logica può essere costruita da porte NAND (o NOR), anche sistemi completi. Le porte OR e AND hanno lo stesso costo delle NAND, ma sono necessari anche gli inverter. 1.000 porte NAND saranno più economiche di una miscela di OR, AND e inverter.

Per questo motivo Seymour Cray costruiva i suoi supercomputer Cray dalle porte ECL NOR.

Alcuni punti non ancora menzionati:

1. Nella logica TTL, che era il tipo "normale" prima che la logica basata su MOS prendesse il sopravvento, una porta NAND a due ingressi richiede quattro transistor, uno dei quali ha due emettitori; una porta NOR a due ingressi richiederebbe sei transistor (ciascuno con un emettitore). Più in generale, una porta NAND con ingresso N richiederebbe quattro transistor, uno dei quali ha N emettitori; una porta NOR con ingresso N richiederebbe transistor 2N + 2.
2. Nella logica NMOS, una porta di ingresso N, sia NAND, NOR, o una loro combinazione (con una sola inversione, alla fine) richiederebbe N transistor e un resistore. In NMOS, le porte NOR sono leggermente più veloci delle porte NAND.
3. Nella logica CMOS, una porta di ingresso N, sia NAND, NOR, o una loro combinazione (con una sola inversione, alla fine) richiederebbe generalmente transistor N PMOS e transistor N NMOS. Una porta NAND sarà leggermente più veloce per produrre un "alto" rispetto a una porta NOR, con la differenza che diventa più pronunciata all'aumentare del numero di ingressi. Un gate NOR, tuttavia, sarà leggermente più veloce per produrre un "basso" rispetto a un gate NAND. Poiché la tecnologia CMOS è tutta uguale, leggermente più lenta nell'emettere segnali alti rispetto a quelli bassi, una porta NAND potrebbe avere tempi di uscita leggermente più "bilanciati".
4. Nella maggior parte dei progetti CPLD, il blocco logico fondamentale è costituito da un gruppo di porte NAND a molti ingressi (dove gli ingressi possono essere collegati o disconnessi) le cui uscite guidano un gruppo di porte NAND a molti ingressi. Si noti che la documentazione mostra generalmente un gruppo di "AND" che guidano un gruppo di "OR", ma le NAND che guidano le NAND produrranno lo stesso comportamento degli AND che guidano le OR, ma con un minor numero di inversioni, poiché un gate NAND non è solo un un AND con uscita invertita, ma si comporta come un OR con ingressi invertiti. Il figlio prende gli AND e gli OR, inverte le uscite degli AND e gli ingressi degli OR (cosa che uno può fare, poiché le due inversioni si annullano), e uno rimane con le NAND che guidano le NAND.

Qualsiasi progetto logico che non desideri una logica a tre stati o una velocità ottimale può essere implementato interamente con porte NAND. Ciò non significa che le porte NAND siano sempre il modo più pratico di implementare le cose. Un gate esclusivo o, ad esempio, richiederebbe la costruzione di quattro porte NAND a due ingressi, per un totale di sedici transistor in CMOS. Se si crea un gate OR esclusivo CMOS direttamente dai transistor, tuttavia, il lavoro può essere eseguito con otto.

Mi sembra di ricordare che c'è un'inversione naturale. Quindi un gate AND avrebbe bisogno di un inverter aggiuntivo, ma la NAND no. O potrei sbagliarmi ...

Oltre ad essere semplici, le porte NAND possono essere utilizzate al posto di tutte le altre porte, pertanto, quando le aziende acquistano all'ingrosso, acquistano solo porte NAND perché possono essere utilizzate per tutto. Ciò consente di risparmiare spazio di archiviazione e meno costoso alla rinfusa. Pertanto, i produttori seguono la tendenza: una maggiore domanda consente loro di ridurre i prezzi per aumentare i profitti futuri.