Aggiornamento : la domanda di follow-up mostra la mia opinione sul layout PCB risultante.
Sto progettando la mia prima scheda con un uC (ho una discreta esperienza nell'uso e nella programmazione di sistemi embedded, ma questa è la prima volta che eseguo il layout PCB), un STM32F103, questo sarà un scheda a segnali misti che utilizza sia i DAC interni dell'STM sia alcuni DAC esterni tramite SPI, e sono un po 'confuso riguardo alla messa a terra.
Le risposte a queste domande:
- Tappi di disaccoppiamento, layout PCB
- Consigli sul layout dei cristalli PCB compatibili
- Layout PCB segnale misto per PSoC
dichiarare chiaramente che dovrei avere un piano di massa locale per l'uC, collegato alla terra globale esattamente in un punto, e una rete di alimentazione locale, collegata alla potenza globale vicino allo stesso punto. Quindi questo è quello che sto facendo. Il mio stack a 4 livelli è quindi:
- piano GND locale + segnali, uC, sono cappucci di disaccoppiamento 100nF e il cristallo
- GND globale, ininterrotto tranne che per vias. Secondo fonti come Henry Ott , il piano di massa non è suddiviso, con le sezioni digitale e analogica separate fisicamente.
- potenza, un piano 3.3V sotto l'IC, tracce spesse per i DAC esterni 3.3V, tracce più spesse per la distribuzione dei volt nella sezione analogica.
- segnale + 1uF tappi di disaccoppiamento
Più lontano sulla scheda, i componenti e i segnali analogici sono sugli strati superiore e inferiore.
Quindi le domande:
- dovrei rompere il terreno globale sotto l'uC, o è buono avere l'intero piano terra sotto quello locale?
- Piano di potenza: ho intenzione di avere un piano di potenza solo sotto l'UC e usare i via per portare la potenza ai tappi di disaccoppiamento e quindi all'UC sullo strato superiore, dato che non posso davvero usarne uno altrove. I DAC esterni dovrebbero essere distribuiti a stella, quindi ho tracce separate per loro, e il resto della scheda è volt. Questo suona bene?
- Sto usando sia l'ADC che il DAC dell'UC, e sto generando una tensione di riferimento nella sezione analogica della scheda, che porto sul pin Vref + dell'UC con una traccia sul piano di potenza. Dove dovrei collegare il Vref-pin: terra locale, terra globale o fare una traccia separata sul piano di potenza collegandolo alla terra globale nella sezione analogica, dove la terra dovrebbe essere silenziosa? Forse vicino a dove viene generata la tensione di riferimento? Si noti che su STM32 il Vref- è distinto dal pin VSSA della terra analogica (che suppongo vada sul piano GND locale?).
Eventuali altri commenti sul design qui sono ovviamente benvenuti!