Risposta:

No, non c'è nulla di gravemente sbagliato nel layout, si scopre che il trasformatore Ethernet era fuori specifica di 0,2 dB sulla perdita di inserzione, se accoppiato con l'IC PHY che stiamo usando.

Domanda

C'è qualcosa di evidentemente sbagliato nell'instradamento PCB dell'elettronica Gigabit?

Gigabit Ethernet ha molti vincoli di progettazione, a causa della disposizione dei componenti sul PCB è talvolta impossibile seguire tutte le regole di progettazione. Questo design è necessario per eseguire le velocità Gigabit e alimentare un'alimentazione POE.

Deve inoltre superare i test FCC EMC / EMI ed ESD .

Ho letto quasi tutte le note sull'applicazione disponibili (TI, Intel..etc). Per quanto ne so, li ho seguiti nel miglior modo possibile. Le tracce vengono instradate come coppie diff e con la migliore spaziatura possibile per impedire il cross talk. Utilizzo minimo di via / tronconi di 2 per segmento. Sono il più simmetrici possibili e post magnetici a ciascuna coppia entro 1,25 mm, pre magnetici a 2 mm. Le tracce vengono instradate sul livello inferiore per evitare di incrociare più piani di potenza come riferimento.

Tuttavia, questo progetto presenta alcune sfide che sono troppo inesperte per valutare. Vale a dire quando scegli di violare le regole di progettazione e fino a che punto puoi farcela.

In particolare

1. RJ45 e Magnetics devono essere posizionati così come sono. Le tracce da RJ45 a Magnetics sono adattate in lunghezza entro 2 mm e sono tutte disposte come coppie differenziali. Tuttavia è un po 'un pasticcio - questo causerà un problema con le prestazioni del GBE?
2. A causa di vincoli, la calamita ha due tracce di colpetto al centro poste sotto di essa (per il POE): questo diventerebbe un problema EMI? (Le note applicative suggeriscono di evitare l'area sotto i magnetici)
3. Dopo la magnetica ci sono due caratteristiche di cui fare attenzione: un oscillatore a cristallo e un trasformatore (in un ritaglio) che possono aggiungere rumore al segnale. Come si può evitare?
4. I VIA / Stub alla fine del phy sono disposti in modo accettabile?

Ci sono delle evidenti carenze di questo layout che mi manca?

Cose che mi vengono in mente:

• di solito, modelleresti la tua traccia PCB come una linea di trasmissione che ha esattamente le stesse caratteristiche nella parte superiore, come nello strato inferiore. Come tale, non fa molta differenza dove sulla lunghezza di una traccia metti la via; quindi invece di avere questi "aspetto di tette" via proprio uno accanto all'altro, li compenserei abbastanza da tenerli nel mezzo della tua traccia
• R51, C5 potrebbe anche essere al livello superiore
• Non conosco le frequenze del tuo xtal o della tua CPU, ma è probabile che i 125 Mbaud di Gigabit Ethernet non saranno molto colpiti :) tuttavia, se sei nervoso per l'accoppiamento, potresti voler considerare la classica stella- come più architetture del piano terra. Non penso che questo sarà necessario qui: i PHY della rete Ethernet Gigabit non sono esattamente all'avanguardia nel 2016, quindi anche con alcune interferenze, dovrebbero funzionare.
• solo guardando la parte del layout che vedo, direi che potrebbe essere più facile instradare se hai appena ruotato il PHY di 90 ° - ma ciò potrebbe abbattere nel momento in cui arriva la complessità sul "lato processore" del phy in gioco.
• Penso che il tuo layout magnetico RJ45 sia OK; Probabilmente ero stato pigro e avevo semplicemente instradato le due coppie diff che si trovano nella metà destra del trasformatore "giù" dai pin del connettore e la metà sinistra "su"; ma ciò non ti avrebbe salvato dall'una coppia che incrocia l'altra se dovessi accedere ai pad magnetici solo da un lato (a meno che non inserisca due tracce tra i pin RJ45 adiacenti ...). La topologia non è sempre tua amica: /

$\frac15 \frac{c_0}{375\text{ MHz}}= \frac 15 \frac {3\cdot 10^8 \frac{\text m}{\text s}}{3.75 \cdot 10^8\frac1{\text s}}\approx \frac4{15}\approx 0.27\text{ m}=270\text{ mm}$

Sostengo il routing a strato singolo per qualsiasi segnale ad alta velocità.

Le tracce GigE sono riferite a massa sul lato magnetico, ma fanno riferimento al livello di potenza sul lato PHY. Per evitare l'uso di condensatori di cucitura, è possibile spostare la potenza magnetica (collegata chiaramente ad alcuni disaccoppiatori) allo strato 4 e semplicemente instradare il GigE tutto sullo strato 1; senza via, non ci sarà discontinuità, ma lo strato di riferimento dovrebbe essere solido dal magnetismo al PHY, che potrebbe richiedere un po 'di lavoro.

Detto questo, c'è un altro vantaggio del routing a strato singolo: l'impedenza di due diversi strati in una scheda controllata da impedenza non corrisponderà mai al 100% . Ciò significa che anche con i cappucci di cucitura, ci saranno riflessi (non enormi ma esisteranno) al cambio di livello. Su un tipico PCB, l'impedenza di 2 diversi strati sarà diversa del 10% circa, con un coefficiente di riflessione di poco più del 9% ipotizzando un percorso di ritorno perfetto.

In alternativa, potresti creare un'area sul terreno del livello 2 in cui le tracce via e ethernet esistono sul livello uno, ma avresti comunque bisogno di vie di cucitura affinché il livello di riferimento passi dal livello 3 al livello 2.

Ho preso la tua immagine per mostrare dove sarebbero andati:

Ciò non cambierà il fatto che avrai una certa discontinuità, ma la ridurrà al minimo. Le vie di cucitura forniscono un breve percorso tra gli strati di riferimento; se non ci sono, il percorso di ritorno dovrà trovare il punto più vicino in cui si incontra la corrente di ritorno - più lontano è (fino a un certo limite), maggiore è la discontinuità.

In generale, cerco di non mettere nulla sotto la magnetica, ma poiché le tue tracce sono apparentemente schermate dallo strato di terra, non vedo un grosso problema con quelle.