Come sono progettate le CPU?

Ho iniziato a giocare con l'elettronica qualche tempo fa e realizzando semplici porte logiche usando i transistor. So che i moderni circuiti integrati usano CMOS invece della logica transistor-transistor. La cosa di cui non posso fare a meno di chiedermi è come sono progettate le CPU.

Il design è ancora fatto a livello di (sub) logica gate o non c'è più molta innovazione in quell'area e siamo passati a un livello più alto di astrazione? Capisco come è costruita una ALU, ma c'è molto di più nelle CPU di così.

Da dove vengono i disegni per i miliardi di transistor? Sono principalmente generati automaticamente dal software o c'è ancora molta ottimizzazione manuale?

È molto probabile che CPU e SoC siano utilizzati da linguaggi di descrizione hardware come Verilog e VHDL (due principali player).

Queste lingue consentono diversi livelli di astrazioni. In VHDL, è possibile definire blocchi logici come entità; contiene ingressi e porte di uscita. All'interno del blocco è possibile definire la logica richiesta. Supponiamo che tu definisca un blocco con input A, input B e output C. Potresti facilmente scrivere C = A e B; e sostanzialmente hai creato un blocco di porte AND. Questo è forse il blocco più semplice che puoi immaginare.

I sistemi digitali sono in genere progettati con una gerarchia forte. Si può iniziare a "livello superiore" con le funzioni principali richieste da una CPU: memoria di proccesor (multipla?), PCI-express e altri bus. All'interno di questo livello possono essere già definiti bus e segnali di comunicazione tra memoria e processore.

Quando scendi di un livello, definirà i meccanismi interni per far funzionare qualcosa. Preso un esempio di microcontrollore, può contenere un'interfaccia UART. La logica effettiva richiesta per creare un UART funzionale è definita di un livello inferiore. Qui, potrebbe essere necessaria molta altra logica per generare e dividere il clock richiesto, i dati del buffer (buffer FIFO), i dati di report sulla CPU (un tipo di bus sistema).

La cosa interessante di VHDL e del design digitale è il riutilizzo dei blocchi. Ad esempio, potresti semplicemente copiare e incollare il blocco UART nel tuo livello principale per creare 2 UART (beh, forse non è così facile, solo se il blocco UART è in grado di indirizzare in qualche modo!).

Questo design non è alcun tipo di design a livello di gate. Il VHDL può anche essere "compilato" in modo tale da essere finalmente tradotto in porte logiche. Una macchina può ottimizzare molto meglio di quanto potrebbe fare un essere umano (e anche più velocemente). Per esempio; gli interni del blocco A richiedono un inverter prima di emettere il segnale. Il blocco B riceve questo segnale di uscita e lo inverte di nuovo. Bene, 2 inverter in serie non fanno molto bene? Corretto, quindi puoi anche lasciarli fuori. Tuttavia, nel design di "livello superiore" non sarai in grado di individuare i due inverter in serie .. vedi solo due porte collegate. Un compilatore può ottimizzare molto più rapidamente di un essere umano.

Fondamentalmente ciò che contiene la progettazione di sistemi digitali è la descrizione di come la logica dovrebbe "comportarsi" e il computer viene utilizzato per capire quale sia il modo più efficiente per disporre le singole porte logiche.

Consentitemi di semplificare ed espandere i miei commenti precedenti e collegare i punti per coloro che sembrano averne bisogno.

Il design è ancora fatto a un livello (sub) di gate logico?

• SÌ

Il design è fatto a molti livelli, il livello sub-logico è sempre diverso . Ogni restringimento di fabbricazione richiede la più brillante esperienza di fisica, chimica e processo litografico poiché la struttura di un transistor cambia e anche la geometria cambia per compensare i compromessi, mentre si riduce a livelli atomici e costa ~ $ miliardi ogni passo binario in dimensione. Raggiungere la geometria a 14 nm è un impegno enorme in ricerca e sviluppo, controllo e gestione dei processi e questo è ancora un eufemismo!

Ad esempio le competenze professionali richieste per fare ciò includono; - "FET, layout personalizzati a livello di cella e di blocco, planimetrie a livello di FUB, generazione di viste astratte, estrazione RC e verifica e debug da schema a layout utilizzando fasi di sviluppo del progetto fisico tra cui estrazione parassitaria, temporizzazione statica, carico del filo modelli, generazione di clock, modifica di poligoni personalizzati, algoritmi di posizionamento automatico e instradamento, pianificazione del pavimento, assemblaggio di chip completi, imballaggio e verifica. "*

- non c'è più molta innovazione in quell'area? - SBAGLIATO - C'è un'innovazione significativa e fortemente finanziata nella fisica dei semiconduttori, a giudicare dalla legge di Moore e dal numero di brevetti, non si fermerà mai. Il risparmio di energia, calore e quindi quadruplicando le capacità ripaga ogni volta.

- siamo passati a un livello superiore di astrazione? - Non ha mai smesso di muoversi. - Con la richiesta di più core, facendo di più in un'istruzione come CPU ARM RISC, µC o MCU integrati più potenti, RAM intelligente con DDR4 che ha ECC di default e settori come il flash con bit prioritari per recuperi di memoria urgenti. - L'evoluzione della CPU e le modifiche all'architettura non si fermeranno mai.

Lascia che ti dia un suggerimento. Vai a fare una ricerca di lavoro su Intel, AMD, TI o AD per gli ingegneri e guarda le descrizioni dei lavori.

- Da dove vengono i disegni per i miliardi di transistor? - È arrivato dall'aggiunta di più blocchi di hardware a 64 bit. ma ora si verificano guasti ai nanotubi, il pensiero deve cambiare dall'approccio dall'alto verso il basso dei blocchi all'approccio dal basso verso l'alto dei nanotubi per farlo funzionare.

• Sono principalmente generati automaticamente dal software? con la lingua ben piantata nella guancia ...

• In realtà stanno ancora estraendo progetti da Area51 dalle astronavi e hanno ancora molta strada da fare .... fino a quando non saremo completamente conformi ai tubi nano-nano. Un ingegnere entra nella libreria e dice a nVidia che vorremmo che tu ci unissi a noi su questo chip e diventi una parte, che va in un macroblocco . Il layout può essere replicato come Ants in Toystory ma il controllo esplicito su tutte le connessioni deve essere instradato / estratto manualmente e utilizzare DRC e routing automatico per il confronto. Sì, gli strumenti di automazione vengono costantemente aggiornati per rimuovere duplicazioni e perdite di tempo.

  - c'è ancora molta ottimizzazione manuale?

• Considerando che una compagnia aerea ha risparmiato abbastanza denaro per pagare il tuo stipendio rimuovendo solo 1 oliva dalla cena in First Class, Intel cercherà di rimuovere il maggior numero possibile di atomi entro il periodo di tempo. Qualsiasi capacità in eccesso significa spreco di calore, prestazioni e oops anche più rumore, non così veloce ...

Ma in realtà la CPU cresce come Tokyo, non è una notte, ma decine di milioni vivono lì con un costante miglioramento. Non ho imparato a progettare in Univ. ma leggendo e cercando di capire come funzionano le cose, sono stato in grado di accelerare abbastanza rapidamente nel settore. Ho avuto 10 anni di esperienza nei miei primi 5 anni in aerospaziale, progettazione di strumenti nucleari, progettazione SCADA, monitoraggio dei processi, progettazione di antenne, progettazione e debug di stazioni meteorologiche automatizzate, VLF Rx di PLX di OCXO, telecomando a 2 vie di Black Brandt Rockets ... e quello era solo il mio primo lavoro. Non avevo idea di cosa avrei potuto fare.

Non preoccuparti di miliardi di transistor o di avere paura di cosa imparare o di quanto devi sapere. Segui la tua passione e leggi le riviste specializzate tra il sonno, quindi non sembrerai così ecologico sul lavoro e non ti senti più come lavoro.

Ricordo di aver progettato un amplificatore operazionale "come" 741 come parte di un esame una volta, in 20 minuti. Non l'ho mai usato davvero, ma posso riconoscere bene dai grandi design. Ma poi aveva solo 20 transistor.

Ma come progettare una CPU deve iniziare con una specifica, vale a dire; Perché progettare una CPU e fare benchmark misurabili per raggiungere tali; - Macro istruzioni al secondo (MIPS) (più importanti del clock della CPU), ad esempio; - Il chip Intel Itanium si basa su quello che chiamano un design EPIC (Explicitly Parallel Instruction Computing). - Design della CPU brevettato Transmeta con microprocessori morphing a codice parola di istruzioni molto lunghi (VLIWCMM). Hanno fatto causa a Intel nel 2006, hanno chiuso il negozio e si sono stabiliti per $ 200 milioni nel 2007. - Prestazioni per watt (PPW), quando i costi di alimentazione> costo del chip (per server) - Punto di galleggiamento Ops al secondo (FLOPS) per le prestazioni matematiche.

Esistono molte più metriche, ma mai basare la qualità di progettazione di una CPU sulla sua velocità GHz (vedi mito)

Quindi quali strumenti di pianificazione sono necessari per progettare le CPU? L'elenco non si adatterebbe a questa pagina dalla progettazione fisica a livello atomico alla progettazione EM / RF fisica EMC a maglia dinamica fino all'ingegnere responsabile della verifica della progettazione del front-end, dove le competenze richieste includono; - Simulazione RTL front-end - conoscenza dell'IA e dell'architettura del computer e progettazione a livello di sistema - Verifica della logica e simulazione della logica mediante VHDL o Verilog. - Programmazione orientata agli oggetti e vari protocolli CPU, bus / interconnessione, coerenza.

Panoramica di AMD sul design della CPU

Versione di Intel

Nessuno di questi fornisce molti dettagli, ma comunque interessante. Non accettarlo come risposta. Altri hanno considerato la tua domanda in dettaglio e hanno fornito maggiori sforzi nel tentativo di rispondere in dettaglio.