SRAM e infradito

Sto ancora imparando, ma questa domanda mi sta infastidendo. Finalmente capisco come funzionano i Flip-Flop, e come viene usato per mantenere i registri a scorrimento e così via.

Dalla pagina wiki: "Ogni bit in una SRAM è memorizzato su quattro transistor"

Perché quattro? SRAM è corretta una serie di Latch (o infradito)? ...... le infradito hanno solo due Transistor corretti? A meno che non sia confuso quale potrei essere?

Ho visto lo schema di un Flip-Flop ovviamente (usando porte NAND e simili)? Ma i gate NAND richiedono più di un transistor per la costruzione, ma ho visto Flip-Flop di esempio (utilizzando i LED) con solo 2 transistor?

Come puoi dire, sono un po 'confuso. SRAM sta dicendo che ha bisogno di 4 Transistor per memorizzare un po '...... eppure ho visto 2 Transistor memorizzare uno stato (che immagino possa essere considerato un po'), e le infradito del gate NAND (che sicuramente impiegano più di 1 transistor per realizzare un cancello NAND?

Sto pensando ai normali transistor a giunzione bipolare, e dopo un'ulteriore lettura sembra che "La maggior parte" SRAM utilizza i FET .... avrebbe comunque qualche differenza nel modo in cui sono costruiti?

Devi tenere separati transistor e cancelli.

Quattro transistor non sono male per memorizzare un po 'di dati. Se dovessi usare un paio di gate, ne avresti bisogno almeno 8. (Una gate NAND a 2 input è composta da 4 transistor.) Una cella SRAM è fondamentalmente due inverter collegati back to back, in modo che mantengano il livello del altri vivi. Un inverter è composto da 2 transistor, quindi 4 in totale.

In realtà è possibile utilizzare ancora meno hardware per memorizzare un po ', ed è quello che fa DRAM: memorizza un po' come un livello di tensione in un condensatore. Ciò significa che è possibile ottenere molti più dati in un mm quadrato di DRAM che in una SRAM. Sfortunatamente la tensione del condensatore perde, quindi la DRAM deve essere continuamente aggiornata.

Esistono vari modi per creare una cella di memoria da 1 bit. Tuttavia, quelli implementati con la logica attiva sono in un modo o nell'altro un amplificatore con feedback positivo. Come hai detto, questo può essere fatto con due transistor e alcuni resistori:

Osservalo attentamente e vedrai che ha due stati stabili, Q1 attivo o Q2 attivo. Tuttavia, ha anche un inconveniente significativo, ovvero che assorbe corrente continuamente. Le resistenze possono essere rese piuttosto alte, ma ci sono ancora molti bit su un moderno chip RAM statico e le correnti per ogni bit si sommerebbero.

L'inverter CMOS di base non assorbe corrente (tranne che per piccole perdite) quando solidamente in entrambi gli stati. Questo è un semplice circuito a due FET. Un PFET può tirare in alto e un NFET in basso. Le porte sono collegate tra loro e le soglie impostate in modo che solo una delle due FET sia attiva quando le porte sono completamente alte o completamente basse. Tuttavia, un inverter non fornisce un guadagno positivo. Ciò può essere risolto utilizzando due inverter back to back. Due inverter di fila ottengono un guadagno positivo. Se i due inverter sono collegati in un loop, hanno due stati stabili. Uno sarà alto e l'altro basso, ma il circuito è stabile sia negli stati alto-basso che basso-alto. Poiché un inverter CMOS è solo due FET come descritto sopra, questa cella di memoria ha 4 FET con il grande vantaggio di non prendere corrente quando non si commuta. Come ha detto Steven, quattro FET CMOS per bit non sono poi così male. Tutto è un compromesso.

Le porte CMOS AND richiedono 4 transistor (il minimo) per la porta a 2 ingressi.

Puoi scendere a 2 nella logica resistore-transistor:

Per i registri, ci sono molte topologie, ma la più semplice richiede almeno un anello con due inverter, quindi 4 transistor più i buffer di scrittura, quindi circa 8 transistor.

SRAM ha bisogno di 4 transistor nel design più piccolo e semplice (resistore-transistor, ma i resistori sono molto più grandi dei transistor nella tecnologia MOS), 6 per una cella MOS completa. Puoi comunque avere una DRAM a 1 transistor, usando un condensatore per memorizzare il valore; ma questa è di nuovo una logica dinamica, ed è la massima integrazione possibile.

I circuiti che usano transistor, resistori e condensatori, possono cavarsela con molti meno transistor rispetto ai circuiti che usano solo transistor. Ai tempi dei componenti discreti, la sostituzione di un transistor con un resistore avrebbe consentito di risparmiare sui costi. I resistori, tuttavia, sono orribilmente inefficienti e, nelle implementazioni a circuito integrato, costano in realtà sostanzialmente più dei transistor. Molte applicazioni che le userebbero potrebbero sostituire le fonti attuali, che non erano così male in termini di costi, ma orribilmente inefficienti in termini di energia.

Se si desidera archiviare un po 'di informazioni senza un significativo consumo di energia in corso, il modo più compatto per farlo è utilizzare due inverter, che richiedono un minimo assoluto di quattro transistor per conservare i dati. Poiché il mantenimento delle informazioni è generalmente utile solo se si ha in primo luogo un mezzo per fornirle, una cella SRAM aggiungerà una logica aggiuntiva alla cella a quattro transistor per consentire l'accesso ad essa. Per cambiare le cose "in modo pulito" senza la contesa del bus richiederebbero quattro transistor aggiuntivi; in pratica, è generalmente possibile ottenere prestazioni accettabili con due.