Ricordo di aver appreso a scuola che si può costruire qualsiasi circuito logico solo NANDo da NORcancelli.
Prima di tutto, mi chiedo se è così che è fatto: cioè quando Intel crea una CPU, costruisce tutti i registri, ecc. Usando NAND/ NORgates, o hanno qualche altro modo più fantasioso di fare le cose?
In secondo luogo, mi chiedo se costruire tutto in questo modo aumenti il ritardo di propagazione rispetto a un circuito realizzato usando AND/ OR/ NOTgates.
So che quando si usano PMOS/ NMOSconfigurazioni per costruire gate, an ANDo an ORviene visualizzato come 2 livelli invece di a NANDo a NORche sono entrambi solo 1. Dato che so che puoi fare un ANDda 2 se in cascata NANDe un ORda 2 in cascata NOR, esso sembra che il ritardo di propagazione non aumenterebbe fintanto che i produttori utilizzano sia NANDs che NORs.
Qualcuno ha qualche idea su tutto ciò, in particolare su ciò che viene realmente fatto sui circuiti integrati prodotti?
NANDeNORcancelli e il minor numero possibile di questi? Questo produrrà quasi sempre un design migliore (in termini di conteggio del ritardo / gate) rispetto a se avessi affrontato il problema usando un repertorio completo di gate e poi sostituitoAND/OR/NOTgate con i loroNAND/NORequivalenti?