Ricordo di aver appreso a scuola che si può costruire qualsiasi circuito logico solo NAND
o da NOR
cancelli.
Prima di tutto, mi chiedo se è così che è fatto: cioè quando Intel crea una CPU, costruisce tutti i registri, ecc. Usando NAND
/ NOR
gates, o hanno qualche altro modo più fantasioso di fare le cose?
In secondo luogo, mi chiedo se costruire tutto in questo modo aumenti il ritardo di propagazione rispetto a un circuito realizzato usando AND
/ OR
/ NOT
gates.
So che quando si usano PMOS
/ NMOS
configurazioni per costruire gate, an AND
o an OR
viene visualizzato come 2 livelli invece di a NAND
o a NOR
che sono entrambi solo 1. Dato che so che puoi fare un AND
da 2 se in cascata NAND
e un OR
da 2 in cascata NOR
, esso sembra che il ritardo di propagazione non aumenterebbe fintanto che i produttori utilizzano sia NAND
s che NOR
s.
Qualcuno ha qualche idea su tutto ciò, in particolare su ciò che viene realmente fatto sui circuiti integrati prodotti?
NAND
eNOR
cancelli e il minor numero possibile di questi? Questo produrrà quasi sempre un design migliore (in termini di conteggio del ritardo / gate) rispetto a se avessi affrontato il problema usando un repertorio completo di gate e poi sostituitoAND
/OR
/NOT
gate con i loroNAND
/NOR
equivalenti?