Risposte:
Nella maggior parte dei casi, il modo migliore per stabilire se la frequenza della forma d'onda di feedback corrisponde esattamente alla frequenza della forma d'onda di riferimento è osservare se le due forme d'onda mantengono una relazione di fase fissa. Se la frequenza della forma d'onda di retroazione è leggermente superiore a quella dell'onda di riferimento, la sua fase condurrà quella della forma d'onda di riferimento di una quantità crescente ogni ciclo. Allo stesso modo se la sua frequenza è inferiore al riferimento, la sua fase ritarderà ogni ciclo. Se la forma d'onda di riferimento è ragionevolmente stabile, cercando di mantenere un blocco di fase produrrà una serratura frequenza molto stabile.
Ci sono momenti in cui il mantenimento di un blocco di fase è difficile o controproducente, ad esempio se si deve generare una frequenza stabile la cui media a lungo termine corrisponde a quella di un riferimento "warbling". In tal caso, il fatto che un loop con blocco di frequenza non segua la frequenza di riferimento con la stessa precisione di un loop con blocco di fase non sarebbe uno svantaggio, poiché l'intero scopo del loop in quel caso sarebbe quello di evitare il warbling nel riferimento passata attraverso l'uscita. In generale, tuttavia, la risposta più stretta dei loop con blocco di fase è preferibile alla risposta più flessibile di loop con blocco di frequenza.
Da un angolo più teorico, la frequenza è la derivata temporale della fase. Equivalentemente, la fase è l'integrale temporale della frequenza. Pertanto, quando viene utilizzato un rilevatore di fase per controllare la frequenza tramite un VCO, si verifica un'integrazione attorno al circuito. O, approssimativamente parlando, un effetto di filtro passa-basso.
Come sottolinea il supercat, il vantaggio ottenuto è il rifiuto del "warbling" o persino dei difetti nel riferimento.
Molti anni fa, con un BEE appena coniato, ho usato un PLL per risolvere un problema in cui i difetti sull'orologio del backplane, a causa, ad esempio, delle schede hot plug (questo era un portatore di loop digitale), causavano una scheda particolarmente sensibile a "blocco", eliminando qualsiasi chiamata attiva in corso. Il PLL ha respinto le anomalie, producendo un clock stabile per la scheda di linea, che, in media, era frequenza bloccata sull'orologio backplane.
Penso che il motivo principale sia che la fase può essere misurata istantaneamente in quasi zero tempo, mentre la frequenza come nei rilevatori di fase di tipo II integrati in molte librerie PLL e chip PLL richiede almeno un ciclo di clock. e se si utilizzano i dati, la frequenza del segnale potrebbe non essere facile da estrarre. Anche la presenza di anomalie causa errori.
La realtà è che il rilevamento F offre tempi di acquisizione più rapidi a causa della mancanza di feedback positivo quando un ciclo salta per diventare feedback positivo per rilevatori di fase di tipo I come gate OR esclusivi o mixer di fase con moltiplicatore di diodi o transistor. ma questi sono più immuni ai glitch e ignorano le false transizioni.
Rivelatori sensibili ai bordi, siano essi conteggio di fase o di ciclo o rilevamento di frequenza non sono immuni ai glitch e non sono una buona corrispondenza per segnali di ingresso rumorosi ma molto utili per il ridimensionamento di frequenza PLL con errore di frequenza di ingresso ad ampio intervallo per la sintesi di clock dove rilevatori di fase analogici o di tipo I hanno maggiore difficoltà nella vasta gamma di acquisizione senza aumentare la larghezza di banda e il guadagno del loop.
Il mio PLL preferito era quello di acquisire dati rumorosi su un intervallo di blanking verticale (VBI) TV non utilizzato. I dati erano semplici NRZ a 4 Mb / s per una riga di dati in ogni campo. o 1/120 di secondo per NTSC. Il VCXO è stato convertito in un segnale a dente di sega e i dati sono stati trasmessi analogici dove potrebbe essere presente il rumore. I dati sono stati filtrati per aumentare il coseno per eliminare l'ISI e differenziati per produrre impulsi one-shot che campionavano la fase del segnale del dente di sega e quindi mantenevano fino alla transizione del bit successivo. Era abbastanza stabile da rimanere sincronizzato da un campo all'altro ma poteva correggere l'errore di fase entro l'1%. Lo abbiamo usato per trasmettere ciclicamente giochi eseguibili per i VIC-20 di TRS-80 nei primi anni '80 in modo che sembrasse un modem a 2 vie che era solo un server che inviava tutti i giochi per essere selezionati rapidamente (piccoli file allora)
Il segnale del rilevatore di fase che utilizza il circuito S&H produce sempre un segnale di errore che è il duplicato del segnale da campionare ... nel mio caso un segnale tagliente di Sawtooth. A errore fase zero. i bordi dei dati erano allineati con il centro del dente di sega.
Da un punto di vista matematico i rilevatori di fase non confrontano le fasi dei segnali. Di solito i rivelatori di fase producono funzioni non lineari (ad es. Peccato, dente di sega, gruppo di impulsi) che in una certa approssimazione dipendono solo dalla differenza di fase tra due segnali. La dinamica non lineare complicata del sistema di fori (VCO + rivelatore di fase + filtro) forza il circuito a blocco di fase per sincronizzare la frequenza del VCO con la frequenza di ingresso. Diverse modifiche dei PLL vengono utilizzate per migliorare le caratteristiche prestazionali ( gamme Hold-in, pull-in e lock-in dei circuiti basati su PLL: rigorose definizioni matematiche e limiti della teoria classica.) per sincronizzare le frequenze più velocemente e in modo più robusto. Uno dei rilevatori di fase più popolari è Phase Frequecny Detector (PFD) progettato per utilizzare la differenza di frequenza dei segnali per migliorare queste caratteristiche. Una buona panoramica matematica dei modelli PLL analogici è fornita nel loop Phase-Locked: modelli non lineari e limiti della teoria classica