Ho appena appreso che gli inverter CMOS digitali possono essere configurati per eseguire funzioni analogiche (in particolare oscillatori e amplificatori). Tuttavia, molti degli esempi tendono a favorire i vecchi dispositivi della serie CD4000. Inoltre, questa nota applicativa menziona nella Sezione 3 che l'uso di inverter bufferizzati può causare problemi di stabilità.

1. Quali famiglie logiche possono essere configurate in modo affidabile per eseguire operazioni lineari? Quali famiglie dovrebbero essere evitate?
2. I circuiti di protezione "speciali" come l'I / O con tolleranza 5 V per AHC e LVC causeranno ulteriori problemi di stabilità o impediranno il funzionamento lineare?
3. Cosa succederebbe se provassi a costruire un circuito lineare usando un dispositivo compatibile con TTL (HCT, ACT, AHCT)?
4. È considerato una cattiva pratica usare i circuiti integrati digitali nella loro regione lineare?

A tutte le famiglie logiche piace usare gli inverter bufferizzati, perché quelli sono più affidabili e consumano meno energia nelle applicazioni digitali. Tuttavia, gli inverter senza buffer sono utili per costruire oscillatori a cristallo, quindi esistono in molte famiglie; cercare 74xx1GU04.

Un I / O con tolleranza a 5 V non ha diodi di protezione ESD su VCC, quindi tende ad avere una capacità inferiore e distorce il segnale di meno se supera VCC.

Gli ingressi compatibili con TTL hanno una soglia di commutazione inferiore, quindi non sono più simmetrici tra VCC e terra.

I cancelli senza buffer devono essere utilizzati in circuiti lineari; è improbabile che le porte con buffer funzionino affatto.

Un'altra utile nota applicativa: comprendere le caratteristiche (non) memorizzate nel buffer di CD4xxx .

Devi ricordare che le porte logiche come gli invertitori sono in realtà solo semplici circuiti analogici, comparatori, su misura per funzionare bene con un segnale di ingresso analogico che sostanzialmente ha due stati stabili, alto e basso.

Pertanto, proprio come è possibile utilizzare gli amplificatori operazionali come dispositivi logici, anche i dispositivi logici semplici possono essere utilizzati in un ruolo analogico.

In particolare, gli invertitori ricoprono bene questo ruolo, dal momento che quello che hai davvero è un semplice comparatore / op-amp con il pin negativo esposto come input e il pin positivo sostanzialmente "collegato" a metà rotaia. (O qualche altro punto per TTL ecc.) Poiché espongono il pin negativo, è possibile utilizzare i loop di feedback negativo nello stesso modo in cui si utilizzano gli amplificatori operazionali. La logica non invertente è meno utile.

Il modo in cui funzionano in un ruolo analogico dipende ovviamente dalla natura della porta particolare. I dispositivi più vecchi sono transistor abbinati molto semplici, la varietà bufferata ha più interni che li rendono meno lineari.

Tuttavia, i dispositivi logici hanno la tendenza a sparare a circuito aperto, o peggio, quando il segnale è tra livelli logici, quindi usarli come semplici amplificatori per segnali a bassa frequenza non è una grande idea.

Tuttavia, utilizzandoli come parte di un circuito di ritardo o come driver in un oscillatore, funzionano bene soprattutto se il gate è un trigger Schmitt con l'isteresi integrata.

Volevo in ritardo aggiungere alcuni punti che non erano stati elaborati da altri.

Mentre è consuetudine utilizzare cancelli senza buffer come amplificatori lineari, ci sono alcuni svantaggi da tenere a mente.

Forse ancora più importante, i parametri sono specificati male. Mentre un foglio dati dell'amplificatore contiene molte informazioni sulle proprietà dell'amplificatore, di solito troverai pochissime informazioni nel foglio dati di un dispositivo logico. Inoltre, vi sono inevitabilmente ampie tolleranze e variabilità rispetto alle condizioni operative (tensione di esercizio, temperatura, ...). Quindi, potresti voler utilizzare solo quei dispositivi in ​​circuiti in grado di tollerare variazioni così grandi.

Gli inverter senza buffer sono disponibili in diverse famiglie logiche CMOS, a partire dalla vecchia serie 4000 sul lato lento, fino alla gamma LVC piuttosto veloce. Le loro proprietà differiscono notevolmente. In particolare, si desidera dare uno sguardo ravvicinato al consumo energetico, poiché l'assorbimento di corrente tende ad essere al massimo quando la tensione di ingresso è di fascia media tra alta e bassa, dove entrambi i transistor conducono contemporaneamente. Anche questo dipenderà molto dalla tensione di esercizio. Peggiora l'azionamento di output più veloce e più elevato della famiglia logica. Questo è il motivo per cui la serie 4000 è abbastanza benigna, mentre la logica di tipo LVC è molto più difficile da affrontare.

A seconda della famiglia logica, potrebbe esserci anche un tempo di salita / discesa massimo del segnale specificato, il che indica che il livello di ingresso non dovrebbe rimanere tra i valori alti e bassi a lungo. Se si viola questo, non si ottiene solo un elevato consumo di energia, ma si possono anche verificare problemi di stabilità. Potrebbe anche influire sull'affidabilità del circuito, a causa del calore generato in una coppia abbastanza piccola di transistor. Nota sull'applicazione TI SCBA004 ha altro da dire al riguardo.

La linea di fondo è: è possibile utilizzare tali dispositivi per applicazioni lineari se si è consapevoli delle gravi limitazioni. Il loro prezzo basso può essere interessante, ma gli svantaggi che derivano dal semplice circuito sono sostanziali.

I circuiti integrati digitali gestiti nella loro regione "lineare" potrebbero non essere così lineari. Alcuni decenni fa ho progettato un prodotto utilizzando un chip inverter CD4xxx in un oscillatore ad anello. Il produttore ha sostituito una parte digitale "moderna" (IIRC HCT), che ha subito una sparatoria quando è stata utilizzata nella sua gamma "lineare" (transistor di uscita pull-up e pull-down attivati ​​contemporaneamente). Inutile dire che il chip ha fumato caldo ;-)

Quindi, per rispondere alla tua domanda, è generalmente una cattiva forma usare i circuiti integrati digitali come dispositivi lineari, tranne in circostanze molto rare!

La mia soluzione CMOS goto

• Tutti gli I / O logici hanno caratteristiche analogiche nella regione lineare tra Vdd e Vss.

• È possibile utilizzare qualsiasi famiglia di logica, tenuto conto del fatto che gli amplificatori lineari a feedback negativo devono avere un buon margine di fase al guadagno unitario e alla sensibilità verso Vdd e i fornitori.

- Aggiunto

• il 74HCT o qualsiasi 74xxT è compatibile con la soglia di ingresso TTL a 1,5 V anziché a Vdd / 2, che è la stessa cosa quando si arriva a Vdd = 3V. Con l'auto-polarizzazione con feedback R negativo, il ciclo di lavoro in uscita si sposterà tentando di raggiungere 1,5 V CC all'ingresso, quindi a seconda del livello del segnale che potrebbe far scattare i diodi di bloccaggio ESD a terra

• Non tutti avranno successo la prima volta, proprio come nella progettazione lineare e RF senza la piena consapevolezza dell'impedenza del circuito, della fornitura e del layout, l'inverter buffer CMOS economico e sporco ha un prodotto di larghezza di banda di guadagno sorprendente di> 150 MHz con guadagno> 60 dB per centesimi per inverter.

L'auto-polarizzazione è banale quando l'ingresso è accoppiato in CA, ma la scelta di un inverter bufferizzato aumenta la sfida tecnica. La sensibilità all'oscillazione aumenta quando il guadagno ad anello chiuso è molto inferiore al guadagno ad anello aperto poiché non è compensato internamente come gli amplificatori operazionali (OA).

• Gli inverter bufferizzati sono trattati più come amplificatori video ad alto guadagno che come un OA.

Il guadagno ad anello aperto per un inverter a 1 stadio o senza buffer (UB) è minimo 20 dB e> 60 dB per 3 buffer (B) buffer. Quando si usano Zf / Z, per un feedback negativo è necessario accoppiare AC input e output proprio come in un amplificatore operazionale CMOS a singola alimentazione. Lo Zf è di solito selezionato con un'alta resistenza per la polarizzazione autonoma in CC a bassa corrente dell'ingresso, ma un valore troppo alto comporterà un tempo di accensione lento per la tensione di ingresso che si regola su Vdd / 2 da R2C1.

^{simula questo circuito - Schema creato usando CircuitLab}

Gli inverter bufferizzati (B) hanno un guadagno lineare di 3 volte il dB di un buffer senza buffer (UB), quindi gli amplificatori video hanno comportamenti interessanti se hai bisogno di un guadagno di 60 dB con Zout da 20 a 500 Ohm di impedenza del driver. Dove Zout = RdsOn = Vol / Iol @ ~ x mA

Altri dettagli

Data la storia della logica CMOS dal 1970, ci sono dozzine di prefissi familiari standard come {4xxx, 'HCxxx e' ALCxx}. Tutte le caratteristiche analogiche non sono specificate direttamente nei fogli dati, come RdsOn, Ciss e Coss, ma sappiamo che questi limitano il consumo di corrente e l'ampia larghezza di banda del segnale. È possibile apprezzare il comportamento FET come RdsOn vs Vgs è determinato dalla gamma Vss e che ogni generazione aumenta la velocità, riduce il consumo di energia alla velocità o entrambi. Ciò ha comportato una litografia più piccola, intervalli di Vdd inferiori e valori di driver RdsOn più bassi.

• Potresti già sapere che RdsOn è abbastanza coerente (50%) per ogni famiglia della serie CMOS 54/74 che dipende da Vss. Poiché l'aumento di Vgs riduce naturalmente RdsOn an. La bassa gamma Vss è limitata dalla velocità dall'aumento di RdsOn in modo significativo e la gamma più alta aumenta la corrente di conduzione incrociata e la dissipazione di potenza.

Mi aspetto (ma non ho verificato) che ogni famiglia logica possa essere utilizzata come amplificatore lineare . Ogni amplificatore lineare. deve seguire le regole per rendere lineare e stabile. Tuttavia, a seconda dell'induttanza del layout e di altre impedenze che influiscono sul margine di fase del guadagno unitario, può essere necessaria una compensazione esterna a un polo del 1 ° ordine, a seconda di come sono progettati gli amplificatori operazionali.

Per risultati ottimali, il progettista deve avere una buona idea di tutte le impedenze * Z (f) del circuito rispetto alla frequenza anche se esiste una tolleranza ampia di ~ +/- 50% per tutti i fornitori. Non sottovalutare mai che questi possono cambiare in modo significativo, quindi nel tuo Elenco fornitori approvati, AVL deve includere solo quelli che hai verificato per ciascun numero di parte in qualsiasi progetto. Altrimenti è necessario capire come evitare questi problemi progettando e testando. Ma generalmente ho trovato che le specifiche della logica che riflettono i limiti RdsOn (o driver ESR) sono coerenti per tutti i fornitori.

• Questi * includono una stima di Z (f) della potenza e dell'impedenza del driver pari a << Zout, layout e tappi di disaccoppiamento sulla larghezza di banda operativa per l'alimentazione su ciascun chip. e CMOS Zout = RdsOn out. Il motivo per cui gli inverter senza buffer erano più stabili e raccomandati è perché il guadagno a singolo stadio è normalmente adeguato per gli oscillatori a cristallo (XO) quando polarizzato in autocontrollo con feedback 1 ~ 10 M R.

Presumo che tu abbia qualche idea di trama della teoria del controllo o di Bode. Poiché ogni stadio CMOS è un inverter, gli inverter bufferizzati hanno 3 stadi di guadagno G (s) e più sfasamento rispetto a$f_{BW}$~$0.35t_R$ e quindi meno stabilità con più feedback H (s).

Chi può facilmente imparare, lo sa già; Diagrammi di Bode, margine di fase di 1 vs 3 amplificatori di stadio, Vol / Iol per ogni famiglia logica vs Vcc. Altrimenti non è possibile una spiegazione semplice. CD4xxx ha funzionato bene 3 ~ 18 V, tutti gli altri dovrebbero funzionare in modo simile ridimensionando Vcc / RdsOn. Per carichi a bassa impedenza (~ 50), il Pd nel driver può essere notevolmente ridotto dall'accoppiamento CA. 74ALCxx ha circa 25 Ohm @ 3,3 V, 74HCxx ha circa 50 Ohm +/- 50% @ 5 V su temperatura.