Tappo di disaccoppiamento: più vicino al chip ma con via o più lontano senza via?

Questa potrebbe "ennesima" domanda sul disaccoppiamento, ma la domanda è piuttosto precisa e non riesco a trovare una risposta.

Ho un QFN a 40 pin in cui ho bisogno di emettere segnali e quindi posizionare decine di cappucci di disaccoppiamento. A peggiorare le cose, l'IC si trova su una presa che occupa 8 volte l'area del QFN (5 mm x 5 mm). (La presa occupa molta area ma non aggiunge parassiti significativi; è classificata fino a 75 GHz). Sullo stesso strato non riesco a posizionare i componenti entro un raggio di ~ 7mm. Anche la parte posteriore è limitata a causa dei fori di montaggio della presa, ma almeno posso usare immobili parziali sulla parte posteriore. Ma avrei dovuto passare per quello. Tuttavia, potrei posizionare il 50% dei condensatori sulla paletta di terra termica che ho anche creato sotto il chip sul retro.

Ora ho letto più volte che non ci dovrebbe essere un passaggio tra il cappuccio di accoppiamento e il perno. Ma cosa è peggio? Via o filo più lungo?

In termini di induttanza, una traccia di 7 mm dovrebbe essere di circa 5-7nH ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ). Un foro di 22mil diametro / 10mil è molto al di sotto di 1nH ( http://referencedesigner.com/rfcal/cal_13.php ).

Non insistere troppo sul minimizzare quell'induttanza. Ciò non si traduce sempre in distanza. Se fossi in te, prenderei delle misure per ridurre al minimo tutti i contributi all'induttanza del percorso totale tra il perno e il cappuccio. Non dici a che velocità sta funzionando il tuo chip ma dici che è in un QFN. Lo dico solo perché a volte siamo ossessionati dall'aggiunta del disaccoppiamento quando il pacchetto stesso è una limitazione.

Quindi quanto pazzo vuoi diventare? Consente di ridurre a icona ogni sezione. A partire dai tappi potresti scegliere un pacchetto di induttanza inferiore, ad esempio un 306 (603 ruotato lateralmente), 201 se puoi ottenere i tuoi valori, i tappi MLCC o c'è una variante X2Y fatta per il disaccoppiamento e la terra RF.

Successivamente la strategia di montaggio, se una via è buona, perché non due. Le vie più parallele dovrebbero essere un'impedenza inferiore. Se stai facendo 0306, o 201 tappi stile assicurati di fare la via al trucco laterale, provando di nuovo a minimizzare l'area del loop.

Ok, ora dico di metterli in cima. Rendi parte del tuo strato superiore un'alluvione di rame per il lato potere. Quindi sul livello successivo 5 mil o meno sotto la parte superiore rendono quel GND. Utilizzare più via gnd ai pin della presa. Questo ti darà un bel percorso a bassa impedenza dai tappi sopra in quei pin. Una volta ho fatto un'analisi sulla sezione HS di un FPGA. Una bella struttura piana stretta e tappi come ho descritto condensatori sovraperformati direttamente sotto le parti usando vie multiple.

Infine, se vuoi sentirti meglio, potresti fare qualche simulazione o analisi. Ci sono molti argomenti scritti sulla progettazione di PDN là fuori. Se non hai un simulatore, controlla lo strumento Excel gratuito PDN di Altera . La guida alla progettazione contiene alcune informazioni davvero utili.

Ho usato quelle prese prima che siano piuttosto carine e ho anche sottolineato dove mettere i tappi.

Direi che la soluzione via è la migliore. Tuttavia, poiché stai usando una presa, mi aspetto che la presa imponga (deteriora) le prestazioni complessive (induttanza a un condensatore di disaccoppiamento) che alla fine probabilmente non importa cosa fai. La via o la lunga traccia.

Ma se la soluzione via fosse accettabile (anche per quanto riguarda i problemi termici), sceglierei quella.

Se lo spazio è disponibile, puoi anche posizionare i pad in entrambi i punti e successivamente decidere o misurare quale soluzione è migliore.