Consigli sul layout dei cristalli PCB compatibili

Questo è legato a questa domanda: come va il mio layout di oscillatore a cristallo?

Sto cercando di impaginare un cristallo da 12 MHz per un microcontrollore. Ho letto diversi consigli specifici per i cristalli e per il design ad alta frequenza.

Per la maggior parte sembrano concordare alcune cose:

1. Tieni le tracce il più corte possibile.
2. Mantenere le coppie di tracce differenziali il più vicino possibile alla stessa lunghezza.
3. Isolare il cristallo da qualsiasi altra cosa.
4. Usa piani di terra sotto il cristallo.
5. Evitare vie per linee di segnale.
6. Evitare curve ad angolo retto sulle tracce

Ecco il layout di quello che ho attualmente per il mio cristallo:

Il rosso rappresenta il rame PCB superiore e il blu è lo strato PCB inferiore (è un design a 2 strati). La griglia è di 0,25 mm. C'è un piano di terra completo sotto il cristallo (strato blu) e che circonda il cristallo è un terreno legato al piano di terra inferiore usando diverse vie. La traccia che si collega al pin accanto ai pin dell'orologio è per il reset esterno dell'uC. Dovrebbe essere tenuto a ~ 5 V e un ripristino viene attivato quando è in corto a terra.

Ci sono ancora alcune domande che ho avuto:

1. Ho visto alcuni layout consigliati che posizionano i condensatori di carico più vicini al circuito integrato e altri che li posizionano sul lato opposto. Quali differenze posso aspettarmi tra i due e quale è consigliata (se presente)?
2. Devo rimuovere il piano di massa direttamente sotto le tracce del segnale? Sembra che sarebbe il modo migliore per ridurre la capacità parassita sulle linee del segnale.
3. Consiglieresti tracce più spesse o più sottili? Attualmente ho tracce da 10mil.
4. Quando devo unire i due segnali di clock? Ho visto delle raccomandazioni in cui le due linee sono dirette essenzialmente l'una verso l'altra prima di dirigersi verso gli Stati Uniti, e altre in cui sono tenute separate e riunite lentamente come al momento.

È un buon layout? Come si potrebbe migliorare?

Fonti che ho letto finora (speriamo che questo riguardi la maggior parte di loro, potrei mancarne alcuni):

1. I consigli di TI per le linee guida di layout ad alta velocità
2. Considerazioni sulla progettazione hardware AVR di Atmel
3. Le migliori pratiche di Atmel per il layout PCB degli oscillatori

modificare:

Grazie per i vostri suggerimenti. Ho apportato le seguenti modifiche al mio layout:

1. Lo strato inferiore sotto l'uC viene utilizzato come piano di potenza a 5 V e lo strato superiore è un piano di massa locale. Il piano di massa ha una sola via verso il piano di massa globale (strato inferiore) dove i 5 V si uniscono alla sorgente e tra i due c'è un condensatore ceramico da 4,7uF. Ha reso molto più semplice il routing ground e la potenza!
2. Ho rimosso gli elementi di massa superiori direttamente sotto il cristallo per evitare cortocircuiti sull'involucro di cristallo.
3. @RussellMcMahon, non sono sicuro di cosa intendi esattamente minimizzando l'area del loop. Ho caricato un layout rivisto in cui metto insieme i cavi di cristallo prima di inviarli negli Stati Uniti. È questo che intendevi?
4. Non sono del tutto sicuro di come posso completare il mio anello di guardia attorno al cristallo (in questo momento è una specie di gancio). Devo eseguire due vie per collegare le estremità (isolate dalla terra globale), rimuovere l'anello parziale o lasciarlo così com'è?
5. Devo rimuovere il terreno globale da sotto il cristallo / tappo?

Il tuo posizionamento va bene.

Il tuo instradamento delle tracce del segnale cristallino va bene.

Le tue basi sono cattive. Fortunatamente, farlo meglio rende la progettazione del PCB più semplice. Ci sarà un significativo contenuto ad alta frequenza nelle correnti di ritorno del microcontrollore e le correnti attraverso i tappi di cristallo. Questi dovrebbero essere contenuti localmente e NON permettere loro di fluire attraverso il piano terra principale. Se non lo eviti, non hai più un piano di massa ma un'antenna patch alimentata al centro.

Lega tutto il terreno immediatamente associato al micro insieme sullo strato superiore. Ciò include i perni di messa a terra del micro e il lato terra dei tappi di cristallo. Quindi collegare questa rete al piano terra principale in un solo posto . In questo modo le correnti del circuito ad alta frequenza causate dal micro e dal cristallo rimangono sulla rete locale. L'unica corrente che fluisce attraverso la connessione al piano di massa principale sono le correnti di ritorno viste dal resto del circuito.

Per ulteriore credito, quindi qualcosa di simile alla rete elettrica del micro, posiziona i due singoli punti di alimentazione uno accanto all'altro, quindi metti un tappo di ceramica di circa 10 µF proprio tra i due immediatamente sul lato micro dei punti di alimentazione. Il cappuccio diventa uno shunt di secondo livello per l'alimentazione ad alta frequenza delle correnti di terra prodotte dal microcircuito e la vicinanza dei punti di alimentazione riduce il livello di azionamento dell'antenna patch di qualsiasi cosa sfugga alle altre tue difese.

Per maggiori dettagli, consultare https://electronics.stackexchange.com/a/15143/4512 .

Aggiunto in risposta al tuo nuovo layout:

Questo è decisamente meglio in quanto le correnti del circuito ad alta frequenza sono mantenute sul piano di massa principale. Ciò dovrebbe ridurre le radiazioni complessive dalla scheda. Poiché tutte le antenne funzionano simmetricamente come ricevitori e trasmettitori, ciò riduce anche la suscettibilità ai segnali esterni.

Non vedo la necessità di tracciare il terreno dai tappi di cristallo al micro così grasso. C'è poco danno in esso, ma non è necessario. Le correnti sono piuttosto piccole, quindi anche solo una traccia di 8 mil andrà bene.

Non vedo davvero il punto in cui l'antenna deliberata scende dalle calotte di cristallo e si avvolge attorno al cristallo. I segnali sono ben al di sotto di quelli che inizieranno a risuonare, ma l'aggiunta di antenne gratuite quando non è prevista alcuna trasmissione o ricezione RF non è una buona idea. Apparentemente stai cercando di mettere un "anello di guardia" attorno al cristallo, ma non hai dato alcuna giustificazione al perché. A meno che tu non abbia un dV / dt molto alto nelle vicinanze e cristalli di scarsa fattura, non c'è motivo per cui abbiano bisogno di anelli di guardia.

Dai un'occhiata alla nota applicativa di Atmel AVR186, "Best practice per il layout PCB degli oscillatori" su http://ww1.microchip.com/downloads/en/DeviceDoc/Atmel-8128-Best-Practices-for-the-PCB- disposizione-of-Oscillators_ApplicationNote_AVR186.pdf

Posizionare i tappi di carico accanto all'IC; tra IC e cristallo. Mantenere le tracce XTALI, XTALO corte ma minimizzare il loro accoppiamento capacitivo mantenendo le tracce il più lontano possibile l'una dall'altra. Se hai bisogno di rendere le tracce più lunghe di mezzo pollice, metti un filo di terra tra loro per uccidere la capacità incrociata. Circonda le tracce con il terreno su tutti i lati e metti un piano di massa sotto il tutto.

Mantieni le tracce brevi.