Perché un singolo AND gate ha bisogno di 60 transistor?

Guardando il foglio dati per l'MC74VHC1G08 , sotto la sezione delle caratteristiche , si afferma Chip Complexity: FETs = 62.

• Perché questo IC ha bisogno di 62 transistor, mentre un gate AND può essere realizzato con solo 6 transistor?
• A cosa servono gli altri 56 transistor? La mia ipotesi sarebbe una sorta di circuito di protezione, ma non ne sono sicuro.

Ci possono essere diversi motivi per cui in questo circuito integrato vengono utilizzati più di 6 MOSFET minimi (4 per una NAND + 2 per un inverter):

• Come indicato nella scheda tecnica:

Il circuito interno è composto da più stadi, tra cui un'uscita buffer che fornisce un'elevata immunità al rumore e un'uscita stabile.

• L'output verrà realizzato utilizzando transistor abbastanza grandi (non di dimensioni minime). Ci sono sempre "piegati", il che significa che più transistor sono combinati in un unico grande in cui le aree di diffusione di drain e source sono condivise tra due transistor. Questo si comporta come un transistor di grandi dimensioni ma potrebbe essere contato come molti se si desidera un conteggio dei transistor più elevato.

• La protezione ESD su ingressi e uscite di circuiti integrati fabbricati in moderni processi CMOS utilizza spesso "MOSFET a gate di terra" anziché i diodi più tradizionali.

• È necessario un circuito "clamp ESD" tra i pin di alimentazione, tale circuito è costituito da una coppia di transistor.

• I circuiti digitali (come questo AND gate) necessitano spesso del disaccoppiamento dell'alimentazione su chip. Queste sono chiamate "celle di decap". Questi sono condensatori tra le guide di alimentazione. Questi condensatori sono principalmente realizzati utilizzando la capacità Gate-Drain / Source dei transistor.

• Nei processi CMOS i MOSFET sono i componenti più "di base", sono anche i componenti più controllati e quelli più flessibili, quindi i progettisti di circuiti integrati preferiscono utilizzare un MOSFET ogni volta che è possibile.

Nel complesso è "abbastanza facile" avere bisogno di 62 transistor per fare una funzione apparentemente semplice come una porta AND. Questo anche perché questo IC è "un po 'più" di un semplice AND gate. Le porte AND in circuiti più complessi come CPU, microcontrollori ecc. Utilizzeranno spesso solo 6 transistor. Ma questi non sono "stand alone" E cancelli come questo IC.

Da ON Semiconductor MC74VHC1GT00 - Guida del prodotto NAND Gate a 2 ingressi singolo :

Il circuito interno è composto da più stadi, tra cui un'uscita buffer che fornisce un'elevata immunità al rumore e un'uscita stabile.

La struttura di ingresso MC74VHC1G00 fornisce protezione quando vengono applicate tensioni fino a 7 V, indipendentemente dalla tensione di alimentazione. Ciò consente all'MC74VHC1G00 di essere utilizzato per interfacciare circuiti da 5 V a circuiti da 3 V.

Complessità del chip: FET = 56

Protezione di spegnimento fornita sugli ingressi

Ritardi di propagazione bilanciati

Da ON Semiconductor MC74VHC1GT00 - Scheda tecnica NAND Gate a 2 ingressi singola .

$V_{CC}$$V_{CC}$

$I_{OFF}$

Tensione di tenuta ESD> 2000 V.

Abbiamo almeno tre fasi, che sono input, logica e output.

Il gate MC74VHC1G08 AND, che può essere formato da una NAND e un NOT, accetta 62 FET. La NAND MC74VHC1GT00 richiede 56. Stessa famiglia, quindi circa 6 FET per implementare un inverter. Ciò significherebbe che l'MC74VHC1G00 avrebbe circa 9 porte di funzionalità e l'MC74VHC1G08 10 porte.

La base della domanda del PO è che una logica AND può essere implementata da 6 gate, ma un NOT in un MC74VHC1G08 deve essere almeno 6 FET.

Di '8 + 6 per implementare la logica, che lascerebbe circa 48 FET per fornire tutte le protezioni extra.

Indovina 5/6 FET / input per fornire protezione ESD = 36 FET.

Il resto per fornire tutte le altre protezioni. Questo chiaramente non è un semplice AND gate.

Quanti piccoli MOSFET in parallelo ci sono in un MOSFET di potenza? Migliaia? Questa piccola porta ha una corrente di uscita abbastanza alta, quindi per farlo ha bisogno di 62 minuscoli MOSFET.

I miei due centesimi di valore di un'ipotesi.

Più è difficile il gate di un MOSFET per accenderlo, più tempo impiegherà il MOSFET a spegnersi successivamente. Le prestazioni possono essere migliorate aggiungendo circuiti per limitare la tensione di gate in eccesso, anche se farlo senza aumentare la dissipazione di potenza in sospensione è difficile.

Non so quali siano le tecniche esatte utilizzate nella CMOS per prevenire l'eccessiva saturazione, ma i dispositivi Schottky a bassa potenza basati su transistor a giunzione bipolare possono fornire un utile analogo. Considera i due semplici inverter mostrati di seguito:

^{simula questo circuito - Schema creato usando CircuitLab}

L'inverter a sinistra è più semplice di quello a destra, ma se si esegue la simulazione, si vedrà che l'aggiunta del diodo consente al circuito a destra di spegnersi molto più rapidamente di quello a sinistra.

Negli inverter basati su BJT di seguito, il diodo Schottky aumenterà leggermente la dissipazione di potenza in R3, ma tale aumento sarà minuscolo rispetto al consumo energetico complessivo. In un dispositivo CMOS, il semplice bloccaggio della tensione di gate aumenterebbe la dissipazione di potenza, rendendo necessario l'uso di altri approcci più sofisticati.

Forse il dado in realtà ha quattro porte AND, perché utilizza lo stesso dado fisico esatto di questo chip MC74VHC08 , collegando solo una delle porte.

Perché arrivare al costo e alla difficoltà di progettare, testare e supportare un dado completamente separato, quando il costo tra 17 e 62 transistor sul silicio è praticamente nullo?

Ciò aggiungerebbe fino a 2 o 6 transistor per proteggere l'alimentatore e 14 o 15 transistor per AND. Non così irragionevole.