Perché questo segnale di clock è collegato a un condensatore su gnd?

Sto cercando di capire il seguente circuito:

Il mio problema è capire perché il segnale CLK è collegato al condensatore (C7). Il lato inferiore di C7 è collegato con una resistenza a GND. Ciò significa che la "piastra" avrà (dopo qualche ritardo) lo stesso potenziale di GND. La "piastra" superiore oscillerà con il segnale CLK. La logica è collegata al lato inferiore, quindi non capisco come NAND Gate possa mai ottenere qualche input diverso da LOW sul pin inferiore. Ciò significa che il gate NAND non emetterà mai BASSO e quindi la RAM non memorizza mai nulla, il che non ha senso.

L'unico effetto che il condensatore potrebbe avere nella mia comprensione è di ritardare e appiattire i cambiamenti nel segnale di clock, ma non capisco l'uso di questo.

Inoltre non capisco il significato del resistore. Spinge il tempo di caricamento del condensatore, ma dopo che il lato inferiore è sul potenziale GND non ci sarà più corrente.

Spero che qualcuno mi possa aiutare a capirlo.

C7 e R58 formano un filtro passa-alto, noto anche come differenziatore.

Lo scopo di utilizzare un differenziatore in questo punto è quello di provocare un breve impulso sul fronte di salita e di discesa del segnale di clock.

Questo diagramma mostra l'effetto di un differenziatore su un'onda quadra (quale sarà il tuo orologio).

Come puoi vedere, produce brevi impulsi sui bordi dell'onda quadra.

Non sono sicuro del perché quel circuito abbia bisogno degli impulsi corti invece dell'onda quadra, comunque. Troppi circuiti integrati dovrei cercare per capire cosa sta succedendo.

Il circuito in generale è un banco di memoria a 16 byte per un computer homebrew di qualche tipo, con capacità di programmazione manuale tramite interruttori e luci. Probabilmente i 16 byte di memoria più complicati che tu abbia mai visto!

La combinazione RC richiesta viene utilizzata solo quando la CPU è in esecuzione, ovvero quando PROGnon viene dichiarata. Probabilmente viene utilizzato per abbreviare il tempo elevato degli impulsi di abilitazione alla scrittura che vanno ai chip di memoria al fine di soddisfare i requisiti di tempo di attesa quando la CPU sta scrivendo in memoria. Questo funziona solo se il tempo di clock elevato è significativamente più lungo della costante di tempo RC.

10 nF × 1 kΩ = 10 µs

Quindi presumibilmente l'orologio è qualcosa di meno di 50 kHz.

In realtà, il 74189 non è una parte lenta - la larghezza minima dell'impulso di scrittura è di alcune decine di ns - quindi la costante di tempo RC potrebbe essere molto più breve, di un paio di ordini di grandezza.

Questo è un filtro RC passa alto con un polo a 15,9 kHz, il che è insolito per un segnale di clock perché attenuerà un po 'il segnale. Lo scopo è forse quello di mantenere l'orologio più di 15-20kHz, per mantenere la memoria in esecuzione sopra quella velocità poiché una velocità di clock inferiore non cambierebbe.

Come altri hanno notato, è un elemento di differenziazione che limita il tempo che WE è affermato.

Le uscite dei 74189 vanno in alta impedenza con WE asserito, quindi potrebbe essere per assicurarsi che i LED non siano eccessivamente dimmerati, o per garantire che le linee di uscita BUS_ * siano stabili prima dell'altro bordo dell'orologio.

Quest'ultima opzione che può essere utilizzata sul bus di uscita viene letta sull'altro fronte del clock.