Perché nel microprocessore 8085, la frequenza di clock è divisa per due?

Perché la frequenza di clock prodotta è 6.144 MHz, ma internamente (processore 8085) utilizza solo 3.072 MHz. Anche ciò che porta al valore specifico di 6.144 in un orologio.

Ho trovato una risposta su yahoo .... http://answers.yahoo.com/question/index?qid=20080810090119AAurr2i

ma devo ammettere che non l'ho ancora capito bene. Qualcuno di voi ragazzi potrebbe buttar via qualche riga su questo, per favore?

Un motivo per dividere un orologio per due è quello di ottenere un'onda quadra del duty cycle pari al 50%. È possibile che l'8085 utilizzi internamente entrambi i bordi dell'orologio e non funzionerebbe se una metà del ciclo fosse molto più corta dell'altra.

Nei giorni in cui l'8085 era nuovo, quei simpatici oscillatori fissi non erano comuni e la gente spesso metteva insieme circuiti di clock da cristalli discreti, condensatori e porte logiche. La divisione per due garantisce che i bordi di salita e di discesa siano equidistanti.

Per quanto riguarda i 6.144MHz, scoprirai che può essere diviso per un numero intero per ottenere valori di baud rate comuni, almeno fino a 38400.

azione supplementare ...

Guardando una scheda tecnica Intel per l'8085, ci sono tre dichiarazioni interessanti

1. L'8085 incorpora tutte le funzionalità fornite dal generatore di clock 8224 e dal controller di sistema 8228 per l'8080A

2. X1 e X2: sono collegati a una rete a cristalli, LC o RC per pilotare il generatore di clock interno. La frequenza di ingresso è divisa per 2 per fornire la frequenza operativa interna del processore.

3. CLK: uscita orologio da utilizzare come orologio di sistema. Il periodo di CLK è il doppio del periodo di input X1, X2.

Quindi, le speculazioni sull'uso dei bordi dispari dell'orologio per spostare le cose internamente da parte, diventa evidente che quando hanno progettato l'8085, Intel stava sostituendo la necessità di un controller di orologio speciale integrando quella funzionalità nel chip. Dividere la base dei tempi X1-X2 a metà prima di emetterla come CLK garantisce che il sistema ottenga un buon ciclo di funzionamento uniforme, se non altro.

Al momento della progettazione di questo chip, le persone utilizzavano il minor numero possibile di transistor nella CPU, per renderli sufficientemente piccoli da adattarsi ai chip disponibili.

Ho il sospetto che praticamente tutti i "registri" (sia registri di istruzioni visibili dal programmatore sia anche chiavistelli interni per microarchitettura) in una CPU di quell'epoca memorizzavano i dati in un chiavistello D trasparente o simile o qualcosa di simile. Al giorno d'oggi, ci sono molti transistor su un chip, quindi è più semplice usare le infradito D master-slave complete, anche se usano il doppio dei transistor.

Molte istruzioni prendono i dati da alcuni registri A, li combinano con alcuni altri dati con l'ALU e memorizzano i risultati nel registro A. Questo è abbastanza facile da fare se il registro A è implementato con un flip-flop D master-slave completo.

Ma se il registro A è un chiavistello D con cancello trasparente, sono necessari orologi non sovrapposti. Si utilizza un impulso su un orologio per memorizzare un risultato intermedio da qualche parte (mentre il registro A mantiene la sua costante di uscita), quindi un impulso su un altro orologio per caricare il registro A con il nuovo valore (mentre il registro intermedio mantiene la sua costante di uscita).

Ciò richiede un orologio a 2 fasi. Il modo più semplice per creare un orologio a 2 fasi non sovrapposto (in quei giorni in cui i transistor erano scarsi) era un piccolo circuito esterno che prende un orologio di ingresso e lo divide per due.

Col passare del tempo, le persone hanno capito come impacchettare sempre più transistor su un circuito integrato. Quindi le persone che progettano CPU hanno integrato sempre più roba attorno alla CPU in un sistema informatico completo sul chip della CPU.

Leggendo tra le righe dell'articolo del segnale dell'orologio di Wikipedia , ho l'impressione che le persone che hanno progettato l'8085 e il 6502 e altri chip di quell'epoca avessero solo un po 'più spazio rispetto alla generazione precedente di CPU integrate, e hanno deciso il migliore l'uso di quella stanza consisteva nel mettere quel piccolo circuito esterno sul chip. Ma mantennero tutti i registri lo stesso fermo a D chiuso di prima.

Ecco perché la frequenza di clock è divisa per due. È possibile pensare al primo impulso di clock esterno che genera un impulso sul segnale di clock interno phase_one per aggiornare quel registro risultati intermedi e al secondo impulso del clock esterno che genera un impulso sul segnale di clock interno phase_dwo per aggiornare il registro visibile dal programmatore.

Esistono molti motivi per suddividere il ciclo di istruzioni in più cicli di clock. Un buon esempio è l'accesso al bus di memoria principale.

I processori più moderni sono architetture Von-Neumann; cioè, il loro codice e i loro dati esistono entrambi nello stesso chip di memoria. Bene, se vuoi leggere un'istruzione, e quell'istruzione caricherà una variabile dalla memoria ... sono due accessi alla memoria. Ma la maggior parte della memoria è a porta singola (ovvero può fare solo una lettura o una scrittura per ciclo). Quindi, come leggi le istruzioni e leggi la tua variabile?

La soluzione è utilizzare un ciclo di istruzioni in due fasi. Il primo stadio recupererà le istruzioni dalla memoria, e il secondo stadio potrà quindi leggere (o scrivere!) La variabile dalla memoria principale.

Alcuni chip più vecchi sono andati ancora oltre. Nel passato, se il tuo chip aveva 16 bit di memoria indirizzabile, ma il bus dell'indirizzo esterno è solo 8 bit, allora avresti familiarità con l'abilitazione del blocco dell'indirizzo. Un ciclo di clock invia gli 8 bit superiori dell'indirizzo a 16 bit e il successivo ciclo di clock invia gli 8 bit inferiori. Un terzo ciclo potrebbe quindi leggere / scrivere la variabile dalla / alla memoria.

Esistono altri motivi migliori per disporre di un ciclo di istruzioni di più cicli di clock. Uno dei migliori motivi è il pipelining. Questo è un trucco che i moderni processori usano per sfruttare al meglio tutte le unità di esecuzione disponibili in un chip; ad esempio, mentre viene eseguita un'istruzione, la successiva viene recuperata contemporaneamente.

Internamente, il nucleo dell'8085A richiede un orologio a due fasi. La logica interna che deriva le due fasi dell'orologio divide anche l'orologio di ingresso per due. Come precedentemente affermato, la ragione per usare un clock di ingresso a 6.144MHz è per scopi di baud rate, il chip funzionerà bene a 6MHz. Il chip è effettivamente valutato a 3MHz che richiedono un cristallo 6MHz, ma funziona felicemente con un 6.144MHz che consente una generazione più semplice di baud rate (un Uart potrebbe essere sincronizzato con un 6.144MHz da un oscillatore che guida l'8085 o a 3.072MHz dall'uscita CLK dell'8085 fornendo molte tariffe Baud utilizzabili). Uso ancora questi chip arcaici per eseguire funzioni speciali in alcuni dei miei robot. Orologio l'Uarts con il proprio oscillatore e orologio gli 8085A con un oscillatore a 6,4 MHz, che esegue il chip a 3,2 MHz. Il 3. 2MHz si divide bene per fornire l'orologio 40KHz per i miei trasduttori ultrasonici. È più sensato utilizzare più moderni dispositivi IC nei miei robot, ma ho una tonnellata di vecchi 8085, Z80, 63C09 e 63C09E, 68B09 e 68B09E, ecc. Con cui mi diverto davvero a giocare.

L'orologio non è altro che un momento in cui si desidera che si verifichi un evento. Ora, non preferiamo il trigger di livello nei circuiti digitali perché quando viene concesso più tempo, può verificarsi un'interazione tra diversi circuiti all'interno del microprocessore che porta a cortocircuiti. Quindi andiamo per EDGE TRIGGERING. Ora, il microprocessore non sa quando si è verificato il trigger dei bordi. Comprende solo 1 o 0. Quindi è necessario un infradito per produrre 1 e 0 ogni volta che viene rilevato un fronte di clock. Pertanto, diventa necessario utilizzare un infradito. Di conseguenza la frequenza di clock è divisa per due.