Domanda sui modelli di corrispondenza della lunghezza della traccia per segnali ad alta velocità

Un collega e io abbiamo avuto una discussione e un disaccordo sui diversi modi in cui i segnali ad alta velocità possono essere abbinati in lunghezza. Stavamo andando con un esempio di layout DDR3.

Tutti i segnali nella figura seguente sono segnali di dati DDR3, quindi sono molto veloci. Per darti un'idea della scala, l'intero asse X dell'immagine è 5,3 mm e l'asse Y è 5,8 mm.

La mia tesi era che, la corrispondenza della lunghezza eseguita come nella traccia centrale nell'immagine può essere dannosa per l'integrità del segnale, anche se questo è solo basato su un'intuizione, non ho dati per sostenerlo. Le tracce nella parte superiore e inferiore dell'immagine dovrebbero avere una migliore qualità del segnale, ho pensato, ma ancora una volta, non ho dati per sostenere questa affermazione.

Mi piacerebbe sentire le tue opinioni e soprattutto le esperienze al riguardo. Esiste una regola empirica per le tracce ad alta velocità corrispondenti alla lunghezza?

Sfortunatamente, non ho potuto simulare questo nel nostro strumento SI perché sta avendo difficoltà a importare il modello IBIS per l'FPGA che stiamo usando. Se posso farlo, riporterò indietro.

La tua intuizione è corretta, a seconda della velocità del bordo e della vicinanza di quei percorsi tortuosi che possono causare problemi di sé. Si accoppieranno assolutamente come ti stai chiedendo. Infatti se è abbastanza stretto il componente ad alta frequenza può semplicemente accoppiarsi direttamente attraverso le curve S come se non fossero nemmeno lì.

La domanda diventa allora che l'accoppiamento sarà un problema nella tua applicazione. Sembrano abbastanza distanti in quella foto per DDR3 ma è difficile da dire. Ovviamente la simulazione del percorso sarebbe sempre la migliore, ma so che non tutti abbiamo sempre accesso a strumenti costosi quando ne abbiamo bisogno :)

Sembra che tu sia sulla buona strada. Ecco Johnson che ne parla un po 'di più.

Non lavoro con la memoria DDR, quindi suppongo che non sia disponibile il disallineamento su chip e che in effetti è richiesta la corrispondenza della lunghezza. Se i chip stessi sono in grado di eseguire il disallineamento, ovviamente dovresti usare quella funzione piuttosto che estendere le tracce per fare la corrispondenza della lunghezza.

Ma dato che è richiesta la corrispondenza della lunghezza, sembra che tutto ciò che stai facendo sia fatto al meglio. Principalmente perché, 1, stai effettivamente eseguendo la corrispondenza della lunghezza e 2, stai usando archi anziché curve a 90 o 45 gradi.

Nel tuo commento, menzioni la tua preoccupazione che la forma a serpentina mette la traccia in parallelo con se stessa. Questa è una preoccupazione ragionevole, ma non c'è molto che puoi fare al riguardo. Certamente non suggerirei di spostare i due chip più lontano per consentire di separare ulteriormente le tracce --- e comunque probabilmente hai un limite di spazio sulla scheda per impedirlo. Dato che la spaziatura tra le tracce è pari a 4x o più della larghezza della traccia, non mi aspetto che ciò causi un problema serio.

Naturalmente una simulazione con HyperLynx o altri buoni strumenti SI è un modo migliore per ottenere una risposta definitiva. Dovresti essere in grado di simulare questo particolare problema senza disporre di modelli per i tuoi chip effettivi.

Una cosa che non hai mostrato è la tua scheda in pila. Senza una buona simulazione e una buona conoscenza dei materiali, non è ovvio che la velocità di propagazione sugli strati interni sia uguale alla velocità sugli strati esterni (probabilmente non lo è), e che la corrispondenza della lunghezza tra gli strati è la giusta cose da fare. Anche se hai tenuto conto di ciò, puoi aspettarti che alcune variazioni nei materiali causino una discrepanza tra i ritardi di traccia su livelli diversi.

Per i segnali a microonde si desidera evitare spigoli vivi sui binari per evitare complessi effetti di perdita di ritorno. Questo è il motivo per cui sono tutte linee morbide. Inoltre, per migliorare l'integrità del segnale, si desidera un piano di massa. Quindi c'è meno sensibilità alle differenze di layout e diafonia finché la lunghezza della traccia è abbinata. Lo spessore della traccia deve essere calcolato in base all'impedenza desiderata per una migliore risposta TDR e coefficiente di riflessione.

Il software di layout dovrebbe generare la stessa lunghezza di linea su richiesta.

Qui vengono offerte molte altre considerazioni sul layout DDR3 .