Qualcuno può spiegare il seguente circuito flip-flop?

8

inserisci qui la descrizione dell'immagine

Ho difficoltà a capire cosa sta succedendo in questo circuito. La domanda chiede "qual è il valore di Q se $\bar{R} = 1$ e $\bar{S} = 0$ " (come mostrato).

inserisci qui la descrizione dell'immagine

In questo caso, come posso determinare l'aspetto di Q? Mi rendo conto che questa domanda potrebbe richiedere la conoscenza di quella sopra, motivo per cui l'ho posta per prima. Qualsiasi informazione su dove andare sarebbe ottima.

digital-logic flipflop latch

— Bob John
fonte

1

Sembra essere un fermo SR? en.wikipedia.org/wiki/Flip-flop_(electronics)#SR_NAND_latch

2

Rimuovi "semplice" dalla domanda in quanto è degradante per le persone che non la comprendono.

1

Guarda la tabella di verità delle porte NAND e considera gli input che hai.

— Starblue,

4

Concordo con l'OP in quanto la parte critica della funzione di un D-latch risiede nel suo SR-latch, quindi mi concentrerò su quella parte solo per il momento.

Dato che qui abbiamo a che fare con le NAND, desidero derivare la funzione SR-latch o la tabella di verità da quella di una NAND con gli ingressi A e B e l'uscita Z:

\begin{matrix} A & B & Z \\ 0 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \end{matrix}

$\array{A&B&Z\\0&0&1\\0&1&1\\1&0&1\\1&1&0}$

Osservando il tuo schema SR-latch, denominando la NAND superiore (guidata da S ') "T" e la NAND inferiore (guidata da R') "U", abbiamo le seguenti relazioni:

SR-latch

A_{T} = \bar{S}, B_{T} = \bar{Q}, A_{U} = \bar{R}, B_{U} = Q

$A_T=\bar{S}, B_T=\bar{Q}, A_U=\bar{R}, B_U=Q$

Da ciò, possiamo iniziare a disegnare una tabella di verità per il latch SR, da cui conosciamo solo gli input a questo punto:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 \\ 0 & 1 \\ 1 & 0 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&&&\\0&&1&&&&\\1&&0&&&&\\1&&1&&&&}$

Guardando indietro alla tabella di verità per la NAND, ci rendiamo conto che se uno qualsiasi dei suoi input A o B è 0, l'output Z è 1. Da questo, possiamo iniziare a riempire i valori mancanti nella nostra tabella di verità SR-latch:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&\\1&&0&&&&1\\1&&1&&&&}$

Ora, guardando di nuovo la tabella di verità NAND e rendendoci conto che l'output Z è 0 se sia A che B sono 1, continuiamo a compilare i valori mancanti:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&0\\1&&0&&0&&1\\1&&1&&&&}$

Sembra che abbiamo tutte le voci tranne quella per quando S 'e R' sono 1, perché questo stato dipende solo dai precedenti valori Q e Q ' . Questo è il modo in cui il latch mantiene il suo valore, perché per quello stato sembrano gli input delle NAND

\begin{matrix} A_{T} = \bar{S} = 1, B_{T} = \bar{Q} \\ A_{U} = \bar{R} = 1, B_{U} = Q \end{matrix}

$\array{A_T=\bar{S}=1, B_T=\bar{Q}\\A_U=\bar{R}=1, B_U=Q}$

da cui segue che le uscite di questi dispositivi di chiusura sono

\begin{matrix} Z_{T} =! \bar{Q} = Q \\ Z_{U} =! Q = \bar{Q} \end{matrix}

$\array{Z_T=!\bar{Q}=Q\\Z_U=!Q=\bar{Q}}$

Etichettando questi "precedenti" valori Q e Q come Qp e Qp ', abbiamo la tabella di verità finale per il nostro latch SR:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 & Q_{p} & \bar{Q_{p}} \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&0\\1&&0&&0&&1\\1&&1&&Q_p&&\bar{Q_p}}$

Se si preferisce guardare alcune forme d'onda di questo fermo SR costruito da porte NAND, potrebbe essere utile quanto segue:

Temporizzazione SR-latch

I valori di Q e Q 'in questo diagramma possono essere derivati dall'osservazione della tabella di verità del latch SR:

un. S 'si abbassa, causando l'aumento di Q e la caduta di Q'.
b. S 'aumenta, Q e Q' mantengono i loro valori attuali.
c. R 'cade, facendo scendere Q e Q' salendo.
d. R 'aumenta, Q e Q' mantengono i loro valori attuali.
e. Sia R 'che S' cadono contemporaneamente, facendo salire Q e Q '.
f. S '"rilascia" (diventa alto) per primo, lasciando il latch SR nello stesso stato in cui si trovava dopo che c: Q diventa basso e Q' rimane alto.
g. R 'aumenta, Q e Q' mantengono i loro valori attuali.
h. Sia R 'che S' cadono contemporaneamente, facendo salire Q e Q '.
io. R "prima" rilascia (sale in alto), che equivale quindi a dichiarare a: Q diventa alto e Q 'diventa basso.
j. Rilasci di S. Sia Q che Q 'mantengono i loro valori attuali.

All'OP: se ciò non è chiaro o desideri ulteriori dettagli (come ad esempio più schemi dei diversi stati), per favore fammi sapere in un commento - vedrò cosa posso fare.

— FriendFX
fonte

5

Nella tua prima foto, considera la porta NAND in alto. Sappiamo che una porta NAND è tale che, se qualsiasi ingresso è 0, l'uscita deve essere 1 (l'unico modo in cui l'uscita di una porta NAND è 0, è se entrambi gli ingressi sono 1). Pertanto, poiché ~ S = 0, quindi Q = 1, indipendentemente dal secondo input per la porta NAND superiore.

Dato che ora conosci entrambi gli ingressi per la seconda porta NAND, è facile dedurre che ~ Q = 0 (entrambi gli ingressi sono 1, quindi l'uscita della porta NAND è 0)

~S = 0
~R = 1
 Q = 1
~Q = 0

Il punto del circuito è che, se ora si imposta ~ S = 1, le uscite non cambieranno, perché il secondo ingresso alla porta NAND superiore è 0 da prima (entrambi gli ingressi devono essere alti per rendere l'uscita NAND cambiata a 0 ). Quindi ora hai:

~S = 1  
~R = 1  
 Q = 1  
~Q = 0

Considera questo: cosa succede se le tue condizioni iniziali fossero commutate, ad esempio ~ R = 0 e ~ S = 1? Facendo lo stesso ragionamento di prima (tranne per il fatto che ora iniziamo con la porta NAND inferiore) troviamo che Q = 0 e ~ Q = 1

~S = 1  
~R = 0  
 Q = 0  
~Q = 1

Ora la magia accade: impostiamo ~ R = 1. Cosa succede? Potrebbe essere utile tirarlo fuori, ma fondamentalmente, gli output non cambieranno a causa dello stesso argomento che avevamo prima; l'altro input per la porta NAND è già 0 e abbiamo bisogno che entrambi gli input siano 1 per cambiare l'uscita (~ Q) su 0. (C'è un suggerimento che ciò accada, poiché il circuito è perfettamente simmetrico)

~S = 1  
~R = 1  
 Q = 0  
~Q = 1

Gli ingressi sono gli stessi di prima, ma le uscite sono diverse! - ricordano lo stato precedente.

In generale, non userai mai il caso sia quando ~ S = 0 che ~ R = 0, perché allora sia Q = 1 che ~ Q = 1, che probabilmente romperanno la logica che dipende dal circuito. Questo è il punto delle due porte extra nella tua seconda foto; proteggono il Flip-flop SR in modo che questo particolare input non accada mai.

(Pensa a S come "set" e R a "reset": quando entrambi sono bassi, il flip flop ricorda lo stato precedente. Quando S è alto, "imposta" l'uscita (Q) su 1; quando R è alto, devi "(ri) impostare" l'uscita su 0. Se provi a impostare l'uscita su 0 e 1 contemporaneamente, accadrà ovviamente qualcosa di sbagliato, quindi devi assicurarti che non accada.)

Nella tua seconda immagine, considera il segnale "D": entra direttamente nella prima porta NAND e una versione invertita nella seconda. Ora, se D è alto, allora la seconda NAND produrrà sempre 1, quindi ~ R = 1. D'altra parte, se D è bassa, allora l'uscita della prima NAND sarà sempre 1, in modo che ~ S = 1. In questo modo, garantiamo che il nostro scenario spaventoso con il flip flop SR sopra non accadrà mai, sì?

Ora considera il segnale G. Se G = 0, allora sia ~ S = 1 che ~ R = 1; quindi, questo è lo stato "ricordare", in cui l'output rimane lo stesso. Tuttavia, se G = 1 allora ~ S o ~ R sarà basso, giusto? Che dipenderà dal valore di D.

In breve, quando G è 1, quindi Q = D e quando G è 0, quindi Q = Qold

— tor
fonte

4

Il primo circuito è un "flip-flop" o "latch" standard. Ecco una tabella di verità: -

\begin{matrix} \bar{S} & \bar{R} & Q & \bar{Q} \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 1 & ? & ? \end{matrix}

$\array{\bar{S}&\bar{R}&Q&\bar{Q}\\0&0&1&1\\1&0&0&1\\0&1&1&0\\1&1&?&?}$ La cosa interessante è l'ultima fila, con

\bar{S} = \bar{R} = 1

$\bar{S}=\bar{R}=1$ ci sono due stati stabili per l'output,

Q = 0, \bar{Q} = 1

$Q=0,\bar{Q}=1$ e

Q = 1, \bar{Q} = 0

$Q=1,\bar{Q}=0$ . Ciò significa che può essenzialmente "ricordare" quale degli input

\bar{S}

$\bar{S}$ e

\bar{R}

$\bar{R}$ è stato visto l'ultima volta a

0

$0$ .

Ora diamo un'occhiata alla prima metà del secondo circuito.

\begin{matrix} D & G & \bar{S} & \bar{R} \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 1 & 0 & 1 \end{matrix}

$\array{D&G&\bar{S}&\bar{R}\\0&0&1&1\\1&0&1&1\\0&1&1&0\\1&1&0&1}$ Mentre

G = 0

$G=0$ esce

\bar{S} = \bar{R} = 1

$\bar{S}=\bar{R}=1$ e così il flip-flop rimane invariato nello stato stabile che ha tenuto l'ultima volta. Ma quando

G = 1

$G=1$ il valore di

D

$D$ imposterà lo stato del flip-flop e combinando entrambe le tabelle possiamo vederlo impostare

Q = D

$Q=D$ .

— Phil Frost
fonte

Puoi per favore spiegare le tabelle di verità? Non capisco perché abbiano questi valori, è qui che sono confuso.

— Bob John,

Fondamentalmente queste tabelle di verità sono così perché qualsiasi altro risultato si evolverà in questo risultato, perché questo è l'unico risultato stabile . Immagina cosa accadrà con qualsiasi altro risultato. Interesserà le porte in modo tale da ottenere questo risultato alla fine.

0

nand-gate è determinato sarà 1 se uno dei suoi input è 0.

quindi Q sarebbe 1 e passa questo 1 in nand-gate dal lato inferiore.

quindi due ingressi di nand-gate sono 1, quindi Q-bar è 0

puoi verificare se la barra Q influisce su qualsiasi input.

0

La cosa importante da capire è che nella logica CMOS, l'output è sempre definito e portato a zero o uno, qualsiasi cosa in mezzo è uno stato transitorio. Impostare le due uscite (Q e Q ') su uno dei quattro stati "possibili", fare un passo avanti discretamente e propagare quelli e gli zero attraverso il sistema e vedere dove si sistemano le cose. Ricordare che una porta NAND presentata con uno zero su uno dei suoi ingressi emette sempre una, e una porta NAND presentata con uno su uno dei suoi ingressi si comporta come un inverter applicato all'altro ingresso.

— vicatcu
fonte

0

ecco la forma d'onda di Q

Quando mai S bar e Q bar sono 1. allora l'attuale Q non è cambiata, intendo Q (t) = Q (t + 1). Quando S (bar) = 0 quindi Q = 1 e quando R (bar) = 0 quindi Q = 0

— SW.
fonte