Dai un'occhiata al mio design PCB e dimmi come posso migliorare

Ecco il design attuale di Super OSD Lite, un progetto hardware aperto per portare a massa un display a basso costo. L'obiettivo del prezzo è compreso tra $ 71 e $ 90.

immagine più grande

Ci sono componenti nella parte inferiore, ma la maggior parte dei componenti si trova nella parte superiore.

È uno dei miei primi progetti PCB che coinvolge un circuito così complesso, quindi mi aspetto di aver commesso alcuni errori. Critiche costruttive apprezzate!

Sembra fantastico!

Alcuni pensieri:

1. Rendi leggibili tutti i tuoi designatori da una direzione (o almeno entro 90 gradi l'uno dall'altro).

2. Dove hai spazio, etichetta i pin sui connettori.

3. Aggiungi un paio di via a terra a cui puoi saldare un piccolo anello di filo. Quindi è possibile agganciare il campo di applicazione ad esso.

4. Assicurarsi che i corpi dei connettori CONN2 e CONN3 non si sovrappongano nel mondo reale.

5. Il punto di orientamento per U6 è quasi nascosto da una via.

6. Aggiungi via in modo da poter sondare facilmente le tue linee dati EEPROM.

7. Assicurarsi che i fori di montaggio siano distanziati in modo ragionevole (non distanti 2,718282 pollici).

Inserire un numero di parte e un numero di revisione sulla serigrafia.

Ho controllato il file .pcb dal repository git.

http://super-osd.googlecode.com/hg/hardware/V3%20Lite/pcb-v3-lite.pcb

L'ho caricato nel pcb e ho eseguito DRC su di esso, con i seguenti risultati:

Rules are minspace 10.01, minoverlap 10.0 minwidth 10.00, minsilk 10.00
min drill 15.00, min annular ring 10.00
Found 251 design rule errors.

Alcune tracce sono troppo vicine. Ad esempio, la via sotto D1 è a 2,5 mil di distanza dal cortocircuito verso il pad. Sarà molto difficile per te trovare un favoloso con una capacità di spaziatura di 2,5 mil e, se lo fai, sarà estremamente costoso.

Se vuoi avere una tavola che può essere fabbricata facilmente, ti suggerisco di regolare le dimensioni e spostare le tracce fino al passaggio del DRC. Dave di EEVblog ha scritto una buona guida alla progettazione di circuiti stampati: http://www.alternatezone.com/electronics/files/PCBDesignTutorialRevA.pdf

Fai un png più carino! Usa il mio script "pcbrender". pcbrender input.pcb output.png

#/bin/sh

INFILE=$1
OUTFILE=$2

DPI=300
OVERSAMPLE=3

PCB=pcb #/home/markrages/src/pcb/src/pcb

PCBOPTS="-x png --photo-mode --dpi $(( $OVERSAMPLE*$DPI )) --use-alpha --only-visible"

$PCB $PCBOPTS --outfile /tmp/$INFILE.front.png $INFILE && \
$PCB $PCBOPTS --outfile /tmp/$INFILE.back.png --photo-flip-x --photo-flip-y $INFILE && \
montage /tmp/$INFILE.front.png /tmp/$INFILE.back.png -tile x1 -shadow -geometry "+50+50" -resize $(( 100 / $OVERSAMPLE))% -background lightblue $OUTFILE 

rm -f /tmp/$INFILE.front.png /tmp/$INFILE.back.png

Ecco l'output:

Non so cosa richiedano le case PCB per la produzione di schede. Ma la stampante per stencil e le linee di prelievo e posizionamento necessitano sempre di 3-4 fiduciali sugli angoli del pannello. Il pannello può contenere un singolo modello di scheda o multipli di modelli se si andrà con la produzione di massa. La distanza dal bordo del pannello al centro del fiduciale è 5-7,5 mm. Fiducial è un cerchio di rame di diametro 1-1,5 mm. È circondato da un cerchio largo 3-4 mm di substrato nudo, quindi nessuna maschera di saldatura copre fedelmente.

Stessi fiduciali dovrebbero essere creati sullo stencil (maschera per pasta saldante in acciaio)

In primo luogo, vedo un paio di componenti (C22, Z6) sospetti vicino al bordo della scheda.

Per un assemblaggio a basso costo e di volume, è necessario selezionare le parti sulle schede mentre sono ancora pannellate. Quindi le singole schede saranno tagliate fuori dal pannello con uno strumento simile a una pizza-cutter. Ciò può causare stress locali sulle parti vicino al bordo della scheda e finire per danneggiarle. I condensatori ceramici sono particolarmente sensibili a questo tipo di danno.

Sono disponibili metodi di singolazione alternativi, ma la mia comprensione è che il "taglia pizza" è il costo più basso.

In secondo luogo, sospetto che il posizionamento delle parti sia generalmente troppo stretto per ottenere il miglior prezzo per il pick & place. Generalmente mi aspetto di vedere la spaziatura tra i passivi a due terminali (pacchetti 0603 o 0805, per esempio) quasi uguale alla dimensione dei componenti stessi. La distanza tra U2 e RTC e CONN7 in particolare sembra problematica per pick & place e per rilavorazione. Il corpo di altri componenti deve trovarsi all'esterno della scatola di delimitazione degli elettrodi U2 per essere in grado di far scendere contemporaneamente un dispositivo di saldatura su tutti gli elettrodi U2 per la rilavorazione.

In terzo luogo, a seconda di come verrà eseguito il montaggio, prestare particolare attenzione alle parti SMT sul retro della scheda. Per il costo più basso, potresti voler tenere tutto SMT fuori dal retro della tavola, anche se ciò significa rendere la tavola un po 'più grande. Se è necessario posizionare SMT sul lato inferiore, tenere tutte le parti SMT ben lontane (come 1/4 "o più) da tutti i cuscinetti del foro passante. Ciò consentirà a un processo ad onda selettiva di fissare le parti del foro passante ed evitare necessità di incollare le parti SMT verso il basso per l'elaborazione delle onde.

Sono anche inesperto e uno studente su questo. Tuttavia, ecco i miei pensieri:

• Riposizionerei la parte "Buck Power Supply". Spero che possiate ridurre la sua radiazione EMI leggendo un po 'sul design del PCB SMPS e sui circuiti attuali ecc. In particolare, vedere le note e le fonti di applicazione che mi sono state di grande aiuto.
• Per la parte "Buck Power Supply", le tracce potrebbero essere più ampie, penso che tu abbia spazio per questo, ad esempio la connessione da D2 a L1.
• I tuoi designatori potrebbero essere orientati nella stessa direzione in modo da poterli leggere facilmente senza girare la testa.

Ecco alcune delle fonti che ricordo e di cui ho tratto molti benefici:

• National Semiconductor - Nota applicativa 1229
• Maxim - TUTORIAL 2997
• Analog Devices - Un articolo di Analog Dialogue
• Articolo di funzionalità di progettazione EDN di Jay Scolio

R6 è dannatamente vicino all'IC confezionato in QFP. Lo allontanerei leggermente per un facile assemblaggio a mano. Inoltre - U4 (il tuo cristallo), il tuo cristallo attraverso il foro è davvero così piccolo?

Sul fondo, a nord di R36, è presente un riempimento GND isolato dal riempimento GND principale. Sembra che questo sia CONN6-4.