Perché lo stato S = 1, R = 1 è vietato nel Flip-flop RS?

10

Mi sono imbattuto nel Flip-flop RS e ho provato a implementarlo su un simulatore e usando porte logiche reali. Ma non sono ancora sicuro di aver compreso correttamente il caso instabile o proibito S = 1, R = 1 nel Flip-flop. Qualcuno può dirmi che cos'è esattamente?

A proposito, ho usato NAND Gates a 2 input per implementare il flip flop. Qual è la differenza tra il flip flop NAND gate e il flip flop NOR gate?

digital-logic flipflop

— Mohammed Fawzan
fonte

11

Assumi porte logiche ideali (nessun ritardo di propagazione) come questa (immagine da Wikipedia ):

inserisci qui la descrizione dell'immagine

Sappiamo che l'uscita della porta NOR è 1 se e solo se entrambi gli ingressi sono 0; e 0 altrimenti.

Quando S = 1, Q = 1 e quindi ; quando R = 1, Q = 0 e . $\bar{Q} = 0$ $\bar{Q} = 1$

Ma se imposti sia R che S su 1, abbiamo Q = 0 e contemporaneamente. Ciò contraddice la relazione $\bar{Q} = 0$ $Q = \bar{Q}$ . Nel mondo reale una delle porte raggiungerà prima lo stato 1 e il risultato sarà imprevedibile.

Per il flip-flop RS basato su NAND lo stesso può essere mostrato quando R = S = 0, scrivendo le equazioni logiche in modo appropriato.

— Renan
fonte

2

Perché un cancello dovrebbe raggiungere lo stato 1 nel mondo reale? Sarebbe comunque vietato se non ci importasse della relazione Q =! Q?

— Bilow

Elettricamente, sia Q che Qbar possono essere zero contemporaneamente. Infrange lo scopo logico di avere entrambi gli output e di averli ineguali, ma non è in realtà una contraddizione per quanto riguarda le porte NOR.

— Aaron Franke,

6

Asserire Ssignifica "impostare l'uscita su 1". Asserire Rsignifica 'impostare l'uscita su 0'. Dire al flop di guidare contemporaneamente su 0 e 1 allo stesso tempo non ha senso, motivo per cui è vietato.

— Tim
fonte

1

Avere entrambi gli input in alto pone due problemi:

Le uscite Q e / Q saranno entrambe basse, ma la logica a valle potrebbe aspettarsi che / Q sia sempre l'opposto di Q. A seconda della logica a valle, il fatto che Q e / Q diventino entrambi bassi potrebbe o meno rappresentare problema reale, ma è qualcosa che deve essere tenuto presente.
Quando il primo ingresso a scendere lo fa, se l'altro ingresso non rimane alto fino a quando gli effetti del primo cambiamento non sono stati percolati attraverso il circuito, il comportamento del circuito non sarà ben definito fino a quando almeno uno degli ingressi va di nuovo in alto.

Il modo più semplice per evitare il secondo problema sopra descritto è di non avere mai entrambi gli ingressi alti simultaneamente o per intervalli sovrapposti.

— Supercat
fonte