Risposte:
Ho esaminato ASIC qualche tempo fa ed ecco cosa ho trovato:
Ognuno ha definizioni diverse per la parola "ASIC". Esistono (molto approssimativamente) tre categorie: conversioni FPGA, ASIC "normale" e "full custom". Come previsto, questi sono in ordine di aumento dei prezzi e aumento delle prestazioni.
Prima di descrivere cosa sono, lascia che ti dica come viene realizzato un chip ... Un chip ha da 4 a 12+ "strati". I 3 o 4 strati inferiori contengono i transistor e alcune interconnettività di base. Gli strati superiori sono quasi interamente utilizzati per collegare le cose insieme. Le "maschere" sono un po 'come i lucidi utilizzati nella fotoincisione di un PCB, ma esiste una maschera per ogni strato IC.
Quando si tratta di creare un ASIC, il costo delle maschere è ENORME . Non è affatto raro che un set di maschere (8 strati, da 35 a 50 nm) esegua $ 1 milione! Quindi non è una grande sorpresa sapere che la maggior parte dei fornitori ASIC "più economici" si sforzano molto per contenere i costi delle maschere.
Conversioni FPGA: ci sono aziende specializzate nelle conversioni da FPGA a ASIC. Quello che fanno è avere una "base" piuttosto standard o fissa che viene quindi personalizzata. In sostanza i primi 4 o 5 strati del loro chip sono uguali per tutti i loro clienti. Contiene una logica simile ai comuni FPGA. La tua versione "personalizzata" avrà alcuni livelli aggiuntivi sopra per il routing. In sostanza stai usando la loro logica, ma collegandola in un modo che funzioni per te. Le prestazioni di questi chip sono forse del 30% più veloci rispetto all'FPGA con cui hai iniziato. In "the day", questo sarebbe anche chiamato un chip "sea of gates" o "gate array".
Pro: Low NRE ($ 35k circa è il più basso). Quantità minime basse (10k unità / anno).
Contro: elevati costi per chip - forse il 50% del costo di un FPGA. Bassa prestazione, rispetto alle altre soluzioni.
ASIC "normale": in questa soluzione, stai progettando cose fino al livello del gate. Prendi il tuo VHDL / Verilog e lo compili. Il design per le singole porte è preso da una libreria di porte e dispositivi che è stata approvata dal produttore del chip (quindi sanno che funziona con il loro processo). Paghi per tutte le maschere, ecc.
Pro: Questo è ciò che la maggior parte delle chips nel mondo sono. Le prestazioni possono essere molto buone. I costi per chip sono bassi.
Contro: NRE per questo inizia a US $ 0,5 milioni e sale rapidamente da lì. La verifica del progetto è estremamente importante, dal momento che un semplice errore costerà un sacco di soldi. NRE + La quantità minima dell'ordine è in genere di circa $ 1 milione.
Full Custom: è simile a un ASIC normale, tranne per il fatto che hai la flessibilità di progettare fino al livello del transistor (o inferiore). Se devi realizzare design analogico, bassissima potenza, altissime prestazioni o qualsiasi cosa che non si possa fare in un ASIC normale, questa è la cosa che fa per te.
Pro: questo richiede una serie molto specializzata di talenti per fare correttamente. Le prestazioni sono eccezionali.
Contro: Stesso svantaggio dell'ASIC normale, solo di più. Le probabilità di rovinare qualcosa sono molto più alte.
Il modo in cui lo fai dipende davvero da quanto lavoro vuoi intraprendere. Potrebbe essere "semplice" come fornire i file di progettazione a un'azienda come TSMC o UMC e restituire i wafer nudi. Quindi devi testarli, separarli, imballarli, probabilmente riprovarli e infine etichettarli. Naturalmente ci sono altre aziende che faranno la maggior parte del lavoro per te, quindi tutto ciò che ottieni sono i chip testati pronti per essere inseriti su un PCB.
Se sei arrivato a questo punto e sembra ancora che un ASIC sia ciò che vuoi fare, il passo successivo sarebbe iniziare a cercare su Google le aziende e parlare con loro. Tutte queste società sono leggermente diverse, quindi ha senso parlare con quante più riesci a sopportare. Dovrebbero anche essere in grado di dirti qual è il passo successivo oltre a parlare con loro.
Esistono due modi principali per realizzare un ASIC se si stanno esaminando processi di terze parti, come IBM, ONsemi, STMicro, ecc. Il primo è lavorare direttamente con la fonderia (produttore) e il secondo è lavorare con un gruppo che elabora ordini più piccoli.
, in cui le maschere rappresentano una parte dominante del costo. Stimerei che per gli ultimi processi a 40 nm, i costi partono da circa $ 2 milioni.
Se non stai cercando grandi volumi o vuoi prototipare un progetto, allora ci sono aziende che compreranno una corsa da una fonderia per uno o due wafer e quindi esauriranno lo spazio nel reticolo. Ci sono due grandi aziende: MOSIS e CMP . Intendono acquistare solo uno o due wafer e un set di maschere, quindi i loro costi di produzione sono sostanzialmente fissi. I loro prezzi sono in genere basati sulla dimensione del tuo disegno in mm 2 . MOSIS non pubblica le proprie tariffe, ma la tariffa più economica di CMP con un processo di 0,35 micron per 650 euro / mm 2 . Un design non banale costerà probabilmente $ 3000 o più per 40 chip. Quanto più fine è la dimensione della funzione, tanto più costoso è rendere le maschere.
Un altro elemento da considerare è che il software di progettazione necessario per progettare e verificare i circuiti integrati NON è economico, a meno che non lo si faccia da un'università.
Anche se è vero che la creazione di un chip è molto costosa, TSMC e altri fab forniscono "servizi navetta" che mettono molti dispositivi da molte persone sul mercato e riducono significativamente il prezzo. Ho anche sentito un'azienda ottenere alcuni campioni dei suoi dispositivi per $ 1500, che è estremamente basso se si considerano le alternative. Prima di tutto, è meglio implementare il più possibile su un FPGA per assicurarsi che la logica sia corretta, ecc. Ecc.
Dai un'occhiata qui: http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm
Volevo solo aggiungere questo in:
http://cmp.imag.fr/products/ic/?p=prices <- Il prezzo CMP per mm ^ 2 del listino prezzi attuale è per 25 stampi scoperti ad eccezione di MEMSCAP e TriQuint.
Puoi ottenere un CMOS C35B4C3 asic da 0,35u (350nm), per soli 650 Euro / mm2 (3), anche se i loro prezzi di spedizione sono piuttosto alti (fino a 100 euro) e devi pagare un extra se vuoi che li imballino per voi.
All'altra estremità della scala, è possibile ottenere CMOS 28Lm CMOS28LP a soli 15000 Euro / mm2 (1) se si esegue meno di 3 mm ^ 2.
Ora alla fine del 2018, un'azienda sta lavorando su una piattaforma " Itsy-Chipsy " (ipotizzando una raccolta di strumenti software più servizi favolosi) per produrre due chip prototipo per circa $ 400 a una dimensione di 350x350um che può adattarsi a 14000 porte . Se la dimensione dell'area viene ulteriormente divisa per 4, fino a 170x170um, il costo sarebbe di circa $ 100 .
Il prezzo di $ 100 si basa sul prezzo di un chip 2x2mm di MOSIS, diviso per 16, quindi per 4. I commenti sulla pagina hackaday sopra hanno maggiori informazioni ma non tutti i dettagli sono ancora stati individuati. Hanno visitato i fab e hanno affermato di iniziare una campagna di finanziamento della folla quest'anno. Ciò implica: con MOSIS per un chip di dimensioni 2x2mm, costa $ 5000 per ottenere 40 chip.
Una cosa bella è che utilizzerà tutti gli strumenti open source, da ngspice.sourceforge.net, qflow e magia opencircuitdesign.com e yordys clifford.at. Anche se non ho idea di come possano essere usati quegli strumenti con le librerie e cosa ci vuole. Sarà interessante vedere come funzionerà.
Guardando il listino prezzi MPW CMP del sett-18 in un file pdf : su un processo CMOS C35B4C3 .35um, il prezzo per mm ^ 2 è di 650 euro e l'area minima addebitata è 3,43 mm ^ 2. Sono circa 2230 euro, per 25 matrici nude . Questa cifra è più una realtà ad oggi.
Un mazzo di diapositive su nmi.org.uk di imec del 2016 indica un esempio di MPW su .18um costa $ 25.000 per 40 matrici ad un'area minima di 25mm ^ 2 sul primo wafer. Ogni 40 matrici aggiuntive costano $ 2000.
La presentazione mostra anche i costi delle maschere dedicate: per lo stesso esempio, il primo lotto di 14 wafer costa $ 134.000 per stampi 14x2945. E ogni wafer aggiuntivo di 2945 matrici costa $ 1000. Il costo aggiuntivo per die è di $ 0,34. Questa cifra di $ 134.000 corrisponde bene al numero di $ 100.000 altre poche risposte menzionate.
Un thread del 2013 su bitcoin.org intitolato "perché è il costo di sviluppo asic> 1 M" ha condiviso alcuni numeri: [1] un ricevitore a onde lunghe, che ha coinvolto 10 ingegneri per un anno per $ 500k, due tape-out ingegneristici $ 250k, e $ 250k per chip da 10k + hardware di verifica e validazione. [2] Il chip di mining bitcoin avalon probabilmente ha costato circa $ 400k in totale che è stato indovinato in base al volume del pre-ordine. [3] Alcuni altri numeri comuni per il mining di bitcoin sono, ~ 150k USD per 130nm, 200-300k USD per 110nm e ~ 500k USD per 65nm, a partire dal 2013. Sebbene questi chip probabilmente abbiano una complessità inferiore.
Consentitemi di essere il primo a dichiarare che gli ASIC personalizzati non sono adatti ai deboli di cuore. Le parti del catalogo sono abbastanza male. Per riferimento, una singola maschera al TSMC intorno al 2010 per un processo BiCmos da 0,18um era di circa $ 25k.
Case study: ho lavorato su un chip regolatore buck semi personalizzato per un cliente. La mia azienda è un produttore di semiconduttori Fortune 100.
Abbiamo addebitato qualcosa come $ 200k NRE, con l'aspettativa di spedizione di almeno $ 2 milioni. Il cliente imposta il costo massimo del dispositivo su un determinato prezzo, al di sopra del quale utilizzerà semplicemente un'altra soluzione. Inoltre, dopo un breve periodo di tempo, il dispositivo non sarebbe esclusivo per quel cliente.
Abbiamo pensato che sarebbe stata una schiacciata, basta copiare e incollare l'IP esistente laterale, quindi modificare il design per adattarlo. Sfortunatamente, c'erano problemi di fab, assemblaggio, qualificazione, test, caratterizzazione, progettazione e applicazione che richiedevano una tregua del dispositivo.
Abbiamo ottenuto il risultato giusto nel secondo turno, ma i nostri clienti non avevano mai fatto un ASIC personalizzato prima, non avevano grandi specifiche e non sapevano davvero in cosa si stavano occupando. Fondamentalmente abbiamo fatto la loro intera integrazione di sistema perché non potevano costruire un pcb per salvare le loro vite (calore, selezione dei pacchetti, emi ....)
Una scelta è fare una conversione FPGA. Sia Altera che Xilinx ce l'hanno. Andrei con Altera. I prezzi sono negli Stati Uniti $ 100.
Hai visto questo? http://www.europractice-ic.com/ Hanno un listino prezzi completo: http://www.europractice-ic.com/prototyping_minisic.php
Offrono anche servizi aggiuntivi e forniscono licenze software sulla necessità.
modifica: ho rimosso il collegamento al file pdf e aggiunto il collegamento alla pagina in cui sono presenti tutti i prezzi.
Hai preso in considerazione l'utilizzo di un FPGA? Con un FPGA è possibile riorganizzare i componenti hardware su un chip senza spese di creazione del proprio chip. Se sei in un'università è possibile che abbiano il loro piccolo FAB. L'università che ho frequentato ha fatto. Se non lo fanno, potresti parlare con qualcuno in un'università che ha un FAB e vedere se riesci a convincerlo a fare il tuo chip, le tasse probabilmente sarebbero inferiori a quelle di una fonderia.