Come posizionare il condensatore di disaccoppiamento nel PCB a quattro strati?

Ho cercato un documento tecnologico sul posizionamento dei condensatori di disaccoppiamento e l'idea principale è mostrata nella figura seguente:

Penso che sia ragionevole, ma devo mettere il condensatore di disaccoppiamento e MCU nello stesso livello? non è conveniente posizionare altri dispositivi. Quindi ho scelto di posizionare il condensatore di disaccoppiamento nello strato inferiore

Il mio PCB è a quattro strati (segnale-potenza-segnale-gnd) e quando divido i livelli di potenza e gnd i due via che si chiudono ai pin dell'MCU nella figura sopra non saranno inclusi nella rete di potenza e livello gnd. Ha le stesse belle prestazioni del caso f nella figura 1? Devo prendere l'induttanza di via in questo caso?

Questo è un problema complesso da analizzare e molte parti di esso sono importanti solo quando si verifica un problema a una frequenza specifica su un prodotto specifico che nessuno sa come risolvere.

Mentre questa risposta è una sorta di punto laterale, affronta alcune ipotesi. Stiamo parlando di cappucci di bypass che riguardano solo il rumore ad alta frequenza e non grandi assorbimenti di potenza. Il rumore ad alta frequenza viene gestito meglio con l'uso di cappucci monolitici in ceramica (ESR meno preoccupante in quanto è solo la tua impedenza minima raggiungibile). Flussi di potenza più grandi richiedono tappi di tantalio più grandi. Vedi le prestazioni in frequenza qui:

È possibile utilizzare SFR (frequenza di risonanza automatica) a proprio vantaggio. Se hai un problema con un orologio a 1 GHz che perde, puoi iniziare aggiungendo un altro bypass che è auto-risonante un po 'più alto di 1 GHz. 0402 10pF (per esperienza, non dal grafico) sono abbastanza autorisonanti intorno a 1Ghz.

Tuttavia questa è solo una parte della storia. Cosa succede alle frequenze più alte? L'induttanza montata gioca un ruolo ed è qui che entra in gioco anche il layout tra gli strati del tabellone. Ad esempio uno strato di potenza e uno strato di massa nella scheda con un cappuccio SMD ha il seguente modello di circuito di induttanza montato - mostrato in rosso:

In un esempio di 2 piani (potenza / gnd) in FR4 puoi vedere che alle alte frequenze anche il montaggio del condensatore può fare una grande differenza. La traccia nera è senza cappuccio. Il blu e il rosso mostrano due diverse topologie di montaggio che mostrano diverse induttanze di montaggio.

Le anti-risonanze possono causare più problemi ad alti tassi. E potresti pensare di non preoccuparti del rumore da 1 GHz +, ma FCC potrebbe, e se vuoi bordi netti sui tuoi segnali digitali a 500 MHz, allora avrai bisogno di molte armoniche per quell'onda quadra. Ad esempio, un orologio da 100 Mhz per avere un tempo di salita di 0,5 nS richiede almeno un'armonica da 900 Mhz.

E il pacchetto stesso? Hai driver di uscita, pin di ingresso, fili di collegamento, pin di terra, pin di alimentazione ... (fyi ecb = pcb)

Un modello completo dovrebbe assomigliare a questo (compresi gli effetti di accoppiamento incrociato). Il piano della cavità è dove sarebbe rappresentato il dado. (Ignora la parte con l'equivalente L + R per il pacchetto Bypass Cap - quella punta per un ic legato con qualche bypass a bordo che non è il caso di questa domanda).

Utilizzando sonde a microonde, è possibile stimare un analizzatore di rete ad alta frequenza e speciali dispositivi di calibrazione TDR per l'impatto del pacchetto sia in termini di potenza / piani di massa che di accoppiamento incrociato.

Ora in cima a tutto ciò che abbiamo la tua domanda su dove mettere il cappuccio. Ho trovato un bell'articolo di Howard Johnson che mostra come realizzare un modello del sistema e come analizzarlo e misurarlo. Ecco un layout di esempio e come guardare ogni parte e ottimizzarla.

Sfortunatamente la presentazione non va oltre il tuo caso specifico di IC su vias o IC per limitarti a vias. Potresti giocare con il modello e vedere quale fornisce più bypass, ma ricorda gli effetti del cappuccio e la potenza sul piano di accoppiamento. La mia scommessa è se il chip è la tua fonte di rumore che minimizza tutta l'induttanza tra il dado e il cappuccio fornirebbe i migliori risultati supponendo che anche i via per il cappuccio siano vicini e simmetrici come il Caso F.

EDIT: Mi è venuto in mente che avrei dovuto riassumere tutte queste informazioni. Dalla discussione si può vedere che ci sono molti aspetti del lavoro ad alta frequenza che richiedono un'attenta considerazione:

• tipo di condensatore scelto (dimensione del pacchetto, materiale e valore)
• la capacità e l'anti-risonanza del piano stesso terra-potenza
• l'induttanza di montaggio dei condensatori (esistono speciali pacchetti di cappette SMD ad alta frequenza come ICD / X2Y)
• i progetti digitali richiedono una quantità sorprendente di armoniche ad alta frequenza
• Tipo di imballaggio IC
• infine il layout

$L_2=L_4=0$$L_1=L_3=minimum$

$L_2=L_4\ne0$$L_1=L_3=small$

Inoltre, questo modello mostra perché il layout dovrebbe essere il più simmetrico possibile per rendere più efficace il cappuccio di bypass per ridurre sia il rimbalzo del suolo sia i picchi di alimentazione mantenendo sia i percorsi del suolo che i percorsi di alimentazione il più simili possibile.

Il tuo obiettivo nel posizionare il condensatore è quello di ridurre l'impedenza CA delle guide di alimentazione. Vuoi fare tutte queste cose:

• minimizzare la resistenza
• minimizzare l'induttanza
• massimizzare la capacità

Supponendo che le lunghezze delle tracce siano ragionevolmente corte e spesse, la resistenza sarà trascurabile rispetto all'induttanza. L'aggiunta di più capacità è facile. Ridurre al minimo l'induttanza è la parte difficile.

Il calcolo dell'induttanza è esattamente complesso, ma esiste una regola empirica più semplice: l'induttanza è proporzionale all'area racchiusa dal circuito in cui scorre la corrente. Poiché alle alte frequenze, l'induttanza (non la resistenza) delle barre di potenza è l'impedenza più significativa, l'obiettivo è assicurarsi che l'induttanza attraverso il cappuccio di disaccoppiamento sia inferiore all'induttanza attraverso tutto il resto. Idealmente, con un ampio margine, dato che essenzialmente si sta realizzando un filtro che attenua il rumore ad alta frequenza generato dall'IC sui binari dell'alimentatore.

^{simula questo circuito - Schema creato usando CircuitLab}

Se si posiziona C1 sul fondo, si aggiunge più induttanza a L3 richiedendo che la corrente di rumore passi attraverso i via. È peggio che averlo in cima, ma è abbastanza buono? Dipenderà dalla tua applicazione e dalla quantità di rumore che puoi tollerare.

Se hai quattro vie come nel tuo layout proposto, sarebbe meglio avere tutti e quattro collegati ai piani di potenza. Inoltre, avvicinali il più possibile ai pad, in modo tale da non aver bisogno di tracce per collegarli. Ciò minimizzerà l'induttanza complessiva. Non devi preoccuparti di far "passare" le correnti di rumore "oltre" il condensatore. L'induttanza delle rotaie di alimentazione (L2) costringerà la corrente ad alta frequenza a farlo, poiché le rotaie sono molto più grandi e hanno un'area di loop molto maggiore. Concentrati invece sulla riduzione dell'induttanza al condensatore (L1, L3).

Inoltre, tieni presente che sebbene l'aumento di L2 migliorerebbe il filtro, se lo fai spostando i via che collegano il condensatore agli aerei di potenza molto lontani (come nel tuo esempio F), allora lo stai facendo includendo un'antenna ad anello in il tuo layout. Ciò fornirà prestazioni EMI peggiori e un rimbalzo del terreno peggiore. Se è necessario aggiungere impedenza qui, utilizzare un resistore o un induttore con bassa perdita. Raramente ritengo che ciò sia necessario tuttavia: ispezionare alcuni layout ad alta velocità come una scheda madre per PC attorno alla CPU e non troverai L2 o R2 oltre a ciò che è inevitabile e intrinseco al layout. Se hai intenzione di aggiungere un altro componente, perché non aggiungere un altro condensatore di disaccoppiamento, che raddoppierà la capacità e dimezzerà le induttanze indesiderate?

Le cariche elettriche scorrono attraverso molti percorsi.

Provo a immaginare il percorso che gli elettroni percorrono ogni volta che il chip tira un impulso di potenza attraverso una coppia di pin di alimentazione - uno positivo, l'altro GND. Per ciascun condensatore sull'intera scheda, gli elettroni viaggiano in un percorso chiuso (un circuito) da quel condensatore attraverso un percorso verso un pin di alimentazione ed escono dall'altro pin di alimentazione allo stesso condensatore.

L'area del circuito totale di quel percorso chiuso è proporzionale alla sua induttanza.

I percorsi con meno impedenza porteranno automaticamente più cariche. Finché si fornisce almeno un percorso con bassa impedenza, le cariche ne trarranno automaticamente vantaggio.

Se quel percorso include un conduttore largo come un piano di massa, ci sono molti possibili percorsi attraverso quel piano. All'inizio dell'impulso le cariche trarranno automaticamente vantaggio da qualsiasi percorso particolare attraverso quel conduttore minimizzerà l'area del circuito e l'induttanza minimizzata - questa è una buona cosa.

Avevo un PCB in cui i condensatori per l'ADC erano sul lato opposto della scheda rispetto all'ADC. Ho misurato significativamente meno rumore dopo aver tolto quei condensatori e ho aggiunto altri condensatori ai pin di alimentazione dell'ADC sullo stesso lato della scheda. La mia comprensione è che il miglioramento è interamente dovuto all'eliminazione dell'induttanza diretta.

i due via che si chiudono ai pin dell'MCU nella figura sopra non saranno inclusi nella rete di potenza e livello gnd.

Sembra che ci siano 4 casi.

1. Il condensatore si trova attraverso i pin di alimentazione IC sullo stesso lato della scheda. Il circuito passa dal condensatore, in un pin di alimentazione, dall'altro pin di alimentazione, di nuovo al condensatore. Per la maggior parte dei chip, ciò fornisce la minima area del loop, minimizzando l'induttanza.
2. Il condensatore si trova sul lato opposto della scheda e i 4 passaggi tra esso e il chip sono collegati ai piani di potenza e GND. Il circuito passa dal condensatore, attraverso 2 vie in parallelo, in un pin di alimentazione, fuori dall'altro perno di alimentazione, attraverso le altre 2 vie in parallelo, di nuovo al condensatore.
3. Il condensatore si trova sul lato opposto della scheda e i 2 passaggi tra esso e il chip sono collegati ai piani di potenza e GND. Il circuito passa dal condensatore, attraverso uno attraverso, in un pin di alimentazione, fuori dall'altro pin di alimentazione, attraverso l'altro via, di nuovo al condensatore.
4. Il condensatore si trova sul lato opposto della scheda e i 2 passaggi tra esso e il chip sono accuratamente isolati dalla potenza e dai piani GND. Altre 2 vie collegano il condensatore ai piani di potenza e GND. L'isolamento dei viali in modo che non si colleghino all'alimentazione o agli aerei GND può solo aumentare l'impedenza netta totale, peggiorando il rimbalzo del terreno - non vedo alcun motivo per farlo.

(2) e (4) hanno i via disposti esattamente nelle stesse posizioni, occupando esattamente lo stesso spazio.

Alcuni dispositivi digitali ad alta velocità e alcuni dispositivi analogici ad alta precisione richiedono l'uso (1) - le altre opzioni non funzioneranno affatto. Tali dispositivi di solito lo menzioneranno specificamente nella scheda tecnica.

Alcuni dispositivi funzioneranno adeguatamente con le opzioni (2) o (3). Hanno un peggioramento del rimbalzo e peggiori EMI / RFI / EMC, ma se il risultato è ancora ben al di sotto dei limiti FCC e funziona in modo adeguato, potrebbe valerne la pena per semplificare il routing.

MODIFICARE:

Stevan Dobrasevic. "Freescale Semiconductor AN2127 / D: Linee guida EMC per sistemi di trasmissione per motori automobilistici basati su MPC500" in "Figura 2 Applicazione di posizionamento dei componenti a due lati MPC55x" raccomanda il caso 2: condensatori sul lato opposto della scheda rispetto al processore, con il processore e il condensatori ciascuno collegato direttamente ai piani positivo e GND con vie multiple.

Il disaccoppiamento è uno degli argomenti meno compresi in ingegneria.

"Evitare il rumore in un PCB" ha alcuni suggerimenti su come evitare il rumore su un PCB. In particolare, "il partizionamento e il layout di un PCB a segnali misti" di Henry W. Ott mostra esattamente dove si trovano le "correnti di rumore", spiega perché a volte isolare attentamente i terreni rende le cose un po 'migliori e come risolvere il problema reale (e collegare tutti i motivi insieme per creare un piano solido) è il migliore. L'isolamento attento di una via (o di qualsiasi altra parte del piano GND) dal piano GND è controproducente.

O (a) quel percorso è il percorso di induttanza minima, e non importa se lo isolate attentamente da GND o meno - la maggior parte di essi percorre lo stesso percorso indipendentemente dal fatto che esista o meno una connessione a GND. Oppure (b) esiste un altro percorso che ha un'area di circuito più piccola, quindi una minore induttanza, nel qual caso isolare attentamente quella via da GND peggiorerà (più grande) tale induttanza e peggiorerà EMC / EMI / RFI.

Posizionamento di un condensatore di disaccoppiamento, poche cose:

1. Deve essere fisicamente il più vicino possibile al pin di alimentazione dell'IC.
2. Le tracce che collegano il decap a via RWR e GND devono essere spesse e il più corte possibile.
3. Poi arriva se dovrebbe essere posizionato in alto o in basso? la risposta è che il decap deve essere posizionato vicino al piano di potenza, in modo che possa toccare facilmente la potenza che può fornire all'IC. Esempio: se il livello 2 da TOP è un piano di potenza posizionare IC sul livello TOP, se il livello 3 è un piano di potenza da TOP, posizionare IC sul livello inferiore. Questo punto è valido solo per l'accumulo asimmetrico di PCB, poiché l'area del circuito rimane la stessa per stack-up simmetrici.
4. Poiché i decaps fungono anche da serbatoio per la conservazione della carica, i condensatori di valore ESR (resistenza in serie effettiva effettiva) come il Tantalum SMD offrono prestazioni migliori rispetto a quelli a foro passante.