Perché le piedinature di LPC21xx sono ovunque?

Lavoro come stagista invernale presso un'azienda di robotica. Il mio compito è quello di aiutare lo sviluppatore incorporato principale in ... qualunque cosa voglia ricevere la mia assistenza.

Circa una settimana fa, mi è stata consegnata una lavagna NXP con LPC2148. Sebbene amassi la maggiore potenza di elaborazione (rispetto agli ATmega32 su cui avevo lavorato), ho trovato qualcosa di molto strano nel controller basato su ARM7. Se guardi il pinout qui

noterai che i pin della porta sono ovunque. Nella serie AVR tutto è organizzato in modo pulito con tutti i pin delle porte insieme. Perché non è così in LPC21xx? Non riesco a trovare alcuna logica, non sono organizzati in base al numero di pin o alla funzionalità (come tutti i pin JTAG insieme). Sembra che i designer abbiano appena impilato i perni in una forma casuale.

Qualcuno può spiegare il motivo dietro questo?

Sarà certamente una conseguenza del modo in cui il chip è disposto internamente, combinato con il fatto che è abbastanza raro nelle applicazioni di microcontrollori avere bisogno di blocchi di pin IO consecutivi per realizzare bus ampi, ecc., Quindi raggruppare non è una priorità assoluta e non vale la pena spendere ulteriore area di silicio su. Naturalmente questa logica si rompe in qualche modo su parti con interfacce bus esterne, rendendo il layout, in particolare con i QFP un po 'un incubo, ma gli utenti del volume probabilmente useranno comunque i BGA per risparmiare spazio - ho sempre pensato che i 208QFP sembrassero un po' ridicoli .. !

Ci sono molte ragioni per cui le piedinature sono come sono.

Il più facile da affrontare per primo è il pin di potenza / terra. I chip avanzati sistemeranno i loro pin di alimentazione / massa per ridurre al minimo l'induttanza e ridurre "l'area del circuito" dei segnali più il percorso di ritorno del segnale. Ciò migliorerà la qualità del segnale e ridurrà EMI / RFI. La cosa peggiore in assoluto che puoi fare per potenza / terreno è ciò che è stato fatto sulle parti originali della serie 74xxx con potenza su un angolo e terra sull'altro. Xilinx ha un libro bianco sulla loro disposizione "chevron sparsa" che è interessante. Se cerchi sul loro sito web hanno molti altri documenti e presentazioni che ne parlano con risultati e cose misurati. Altre società hanno fatto cose simili senza tutto il clamore e la documentazione.

Per gli MCU in cui la maggior parte dei pin è configurabile dall'utente, in realtà non esiste un modo buono o cattivo di eseguire i piedinatura (esclusi alimentazione / terreno). È quasi garantito che qualunque cosa facciano, sarà sbagliato. È molto simile a noi che compriamo un vestito per la moglie - non importa quale, sarà la dimensione, lo stile, il colore, la vestibilità, ecc. Sbagliati Puoi compensare nel software usando diversi pin GPIO o PCB creativo routing o routing PCB non creativo (ovvero semplicemente aggiungendo più layer).

Un'altra possibilità è che le piedinature siano state ottimizzate per l'instradamento del PCB su livelli minimi, ma non lo si vede. Le CPU, ad esempio, che richiedono la connessione a un chipset specifico (o RAM) spesso hanno i loro piedinatura progettati per facilitare l'interfacciamento / routing. Questo è comune su cose come la CPU Intel con chipset Intel. Questo è l'unico modo per ottenere due BGA a 800+ sfere da collegare su un PCB a 4 o 6 strati riempito con altri piani di potenza / terra. In questi casi ci sono spesso note app che spiegano come eseguire il routing.

E la terza possibilità è che sia semplice come "è così che è finito". È simile all'approccio "qualunque cosa facciamo, sarà sbagliato", quindi fanno semplicemente ciò che è più semplice o più economico. Nessuna vera magia qui o mistero qui. In passato c'erano chip che erano popolari ma la gente si lamentava dei pinout - così anni dopo sarebbe uscita un'altra versione della parte funzionalmente uguale ma con i pin spostati per facilitare il routing PCB.

Non importa cosa, alla fine "è quello che è" e ci occupiamo solo di esso. Onestamente non causa troppi problemi e siamo così abituati da non disturbarci (molto).

Le piedinature IC sono davvero determinate dal layout del circuito sul chip all'interno del pacchetto.

Esistono varie considerazioni per i progettisti di layout IC, ma è improbabile che l'assegnazione dei pin esterni differisca molto dalla disposizione dei die pad.

Una delle considerazioni sarebbe la distribuzione dell'alimentazione attorno al chip, il che significa che VDD (o VCC) e la terra potrebbero apparire in luoghi inaspettati.

C'è sempre una buona ragione per questo. Credetemi, i progettisti IC non fanno le cose in modo arbitrario.

Se guardi attentamente puoi vedere che sono in ordine, ma non raggruppati. Probabilmente dipende da quanto sia facile produrre il chip.

Ha a che fare con i punti in cui un dato segnale si avvicina abbastanza al bordo della matrice per creare un pad di incollaggio lì. Ciò determina l'ordine che avranno i pin. A volte alcuni segnali possono essere commutati, ma averli tutti in un ordine logico può aumentare le dimensioni del dado, il che significa un costo aggiuntivo.

I circuiti integrati possono avere un livello di ridistribuzione, che consentirebbe di mappare qualsiasi pin in qualsiasi posizione, ma ciò aumenterebbe il costo del dado nudo di circa il 5-10%.

Ogni produttore sceglie uno dei modi:

1) Chip di progettazione con pin di uscita fissi (un dado leggermente più grande => più costoso)

2) Hanno pin casuali (più economici)

3) Avere 1 strato extra (un po 'più costoso da produrre)

Il motivo è che disporre i pin in un ordine logico è in fondo all'elenco delle priorità di una società di chip. La maggior parte dei designer a cui tengono (che generalmente non include le persone robotiche per hobby) useranno un pacchetto CAD che ha il pinout in alcune librerie, quindi nemmeno a loro importa. Quindi altri fattori, come un efficiente layout del chip die, sono più importanti.

Si noti che per alcuni produttori di chip pin si preoccupano:

• le coppie bilanciate (Ethernet, USB) sono successive o vicine
• le connessioni xtal sono vicine (con un pin di terra nelle vicinanze, ma non su alcuni PIC ..)
• i pin di terra e di alimentazione sono vicini o vicini, quindi è possibile aggiungere un cappuccio di disaccoppiamento vicino ai pin

Ricordo che circa 30 anni fa ho provato a realizzare un PCB Z80 a un lato del computer. Ho instradato la maggior parte delle linee, ma questi sciocchi pin del bus dati lo hanno reso impossibile.