Come devo instradare le linee SPI?

17

Nel mio schema, ho 4 dispositivi SPI da agganciare. Ho intenzione di far funzionare l'SPI fino a 8 MHz. Dovrei preoccuparmi di installare resistenze di smorzamento? resistori di terminazione sorgente? Devo instradarli in una formazione stellare o in modo seriale? L'aggiunta di molti canali danneggia l'integrità del segnale?

Devo anche aggiungere che questi dispositivi sono abbastanza vicini tra loro, a 25 mm l'uno dall'altro.

spi pcb-design

— cksa361
fonte

11

Dal punto di vista dell'integrità del segnale, 8 MHz non è poi così veloce, quindi probabilmente puoi cavartela con qualsiasi layout ragionevole. Potresti voler includere resistori di terminazione nel layout. Se non ti servono, puoi semplicemente installare resistori da 0 ohm e poi lasciarli fuori nella prossima revisione. Vorrei presentare (stella contro seriale) con qualsiasi cosa ti dia il layout più stretto (ad esempio tracce più brevi). I mozziconi sono considerati una cosa negativa per il layout ad alta velocità, quindi sceglierei l'uno o l'altro e non avrei uno schema in cui alcune parti sono legate insieme in serie e altre si ramificano da quella. Quando si esegue il layout in modo seriale, tenere gli stub fuori dalle linee principali il più corti possibile. L'aggiunta di via danneggia l'integrità del segnale, ma come ho già detto, molto probabilmente hai un budget di tempistica così grande a 8Mhz che non importa. L'altra domanda è: hai un piano di massa e un potere? In tal caso, si desidera mantenere i segnali riferiti allo stesso piano (ad es. Non eseguire la traccia SCLK su un lato della scheda riferito al piano di terra e quindi sull'altro lato e correre per un po 'di riferimento in riferimento alla potenza aereo). Probabilmente dovrai preoccuparti dei problemi EMC qui molto prima di doverti preoccupare dei problemi di integrità del segnale, ma EMC potrebbe non essere un problema per il tuo progetto.

— BT2
fonte

3

La frequenza di clock non ha importanza. È il tempo di salita e di caduta dei bordi che determinerà l'integrità del segnale e le preoccupazioni EMC. Se non si utilizza il controllo della velocità di risposta e un ricetrasmettitore in grado di funzionare molto più velocemente di 8 Mhz, si supponga che forse 50 Mhz si possano avere tutti i problemi di integrità del segnale e EMC che si avrebbero a 50 Mhz anche se la frequenza del bus è molto più bassa. Un modo comune per gestirlo è utilizzare un ricetrasmettitore con un certo livello di controllo della velocità di risposta o utilizzare componenti esterni per rallentare i tempi di salita / discesa.

— Segna il

2

@Mark, il tempo di salita causa problemi di compatibilità elettromagnetica, ma non necessariamente di integrità. Il budget di tempistica è così grande a 8 Mhz che puoi avere tutti i tipi di problemi EMC senza problemi di integrità del segnale perché i segnali si stabilizzeranno prima che l'orologio blocchi i dati. Suppongo che abbia quasi 20 n di margine qui. Naturalmente, se il problema è così grave che l'orologio si sta raddoppiando o qualcosa del genere, potrebbe avere dei problemi, ma non è probabile che abbia un layout orribile. A frequenze più alte la terminazione e il layout diventano molto più importanti per l'integrità, ma la maggior parte delle persone non ci pensa nemmeno per SPI

— bt2

2

In generale, perché (nel PCB a 4 strati con terra e piano di potenza) la migrazione da un lato della scheda all'altro, tramite ciò, causando la modifica del riferimento dal piano di terra all'alimentatore, può causare EMI?

— Mohammadsdtmnd

5

Dipende dalla velocità del bordo. Se è guidato da un veloce chip per scopi generici, ad esempio un FPGA, allora potrebbe interessarti. Ma a 25 mm stai bene, a meno che il tempo di salita non sia molto veloce.

Come ha detto @ bt2, vias danneggia l'integrità del segnale, ma non mi preoccuperei a questa distanza.

— Brian Carlton
fonte