Esiste un FPGA che potrebbe "ricablare" se stesso sulla necessità?

Ad esempio, se ci sono molte operazioni in virgola mobile, potrebbe "ricollegare" l'area di alcune delle sue unità intere per gestire le istruzioni in virgola mobile e viceversa. O se non ci sono troppi calcoli, ma ci sono molti I / O necessari, potrebbe parallelizzare meglio il suo IO.

Come so, gli FPGA caricano il loro codice HDL all'avvio, ma a me non sembra davvero impossibile, per rendere possibile ricaricare parti diverse di un HDL più grande sulla necessità, in parte.

Esiste già un FPGA del genere?

Sembra che tali FPGA (Xilinx) esistano già. https://en.wikipedia.org/wiki/Reconfigurable_computing#Partial_re-configuration

Nella parziale riconfigurazione, una parte dell'FPGA continua a funzionare mentre un'altra parte viene riconfigurata.