Comandi bash multilinea nel makefile

Ho un modo molto comodo per compilare il mio progetto tramite poche righe di comandi bash. Ma ora ho bisogno di compilarlo tramite makefile. Considerando che ogni comando viene eseguito nella propria shell, la mia domanda è qual è il modo migliore per eseguire il comando bash multilinea, dipendenti l'uno dall'altro, nel makefile? Ad esempio, in questo modo:

for i in `find`
do
    all="$all $i"
done
gcc $all

Inoltre, qualcuno può spiegare perché anche il comando a riga singola bash -c 'a=3; echo $a > file'funziona correttamente nel terminale, ma crea un file vuoto nel caso del makefile?

È possibile utilizzare la barra rovesciata per la continuazione della riga. Tuttavia si noti che la shell riceve l'intero comando concatenato in una singola riga, quindi è necessario terminare anche alcune righe con un punto e virgola:

foo:
    for i in `find`;     \
    do                   \
        all="$$all $$i"; \
    done;                \
    gcc $$all

Ma se vuoi solo prendere l'intero elenco restituito finddall'invocazione e passarlo a gcc, in realtà non hai necessariamente bisogno di un comando multilinea:

foo:
    gcc `find`

Oppure, utilizzando un $(command)approccio più convenzionale della shell (notare però l' $escape):

foo:
    gcc $$(find)

Come indicato nella domanda, ogni sottocomando viene eseguito nella propria shell . Questo rende la scrittura di script di shell non banali un po 'complicata, ma è possibile! La soluzione è consolidare lo script in quello che make considererà un singolo sottocomando (una singola riga).

Suggerimenti per scrivere script di shell all'interno di makefile:

1. Evita l'uso di script $sostituendo con$$
2. Converti lo script in modo che funzioni come una singola riga inserendo ; tra i comandi
3. Se vuoi scrivere lo script su più righe, esci dalla fine della riga con \
4. Facoltativamente inizia con set -e per abbinare la disposizione di make per interrompere in caso di errore del sottocomando
5. Questo è totalmente opzionale, ma puoi mettere lo script tra parentesi con ()o {}per enfatizzare la coesione di una sequenza di più righe - che questa non è una tipica sequenza di comandi di makefile

Ecco un esempio ispirato all'OP:

mytarget:
    { \
    set -e ;\
    msg="header:" ;\
    for i in $$(seq 1 3) ; do msg="$$msg pre_$${i}_post" ; done ;\
    msg="$$msg :footer" ;\
    echo msg=$$msg ;\
    }

Cosa c'è di sbagliato nel richiamare semplicemente i comandi?

foo:
       echo line1
       echo line2
       ....

E per la tua seconda domanda, devi uscire $da usando $$invece, ie bash -c '... echo $$a ...'.

EDIT: il tuo esempio potrebbe essere riscritto in uno script a riga singola come questo:

gcc $(for i in `find`; do echo $i; done)

Naturalmente, il modo corretto per scrivere un Makefile è documentare effettivamente quali target dipendono da quali sorgenti. Nel caso banale, la soluzione proposta foodipenderà da se stessa, ma ovviamente makeè abbastanza intelligente da eliminare una dipendenza circolare. Ma se aggiungi un file temporaneo alla tua directory, "magicamente" diventerà parte della catena delle dipendenze. Meglio creare una volta per tutte un elenco esplicito di dipendenze, magari tramite uno script.

GNU make sa come eseguire gccper produrre un eseguibile da un insieme di file .ce .h, quindi forse tutto ciò di cui hai veramente bisogno è pari a

foo: $(wildcard *.h) $(wildcard *.c)

La direttiva ONESHELL consente di scrivere ricette di più righe da eseguire nella stessa chiamata di shell.

SOURCE_FILES = $(shell find . -name '*.c')

.ONESHELL:
foo: ${SOURCE_FILES}
    for F in $^; do
        gcc -c $$F
    done

C'è però un inconveniente: i caratteri speciali del prefisso ("@", "-" e "+") vengono interpretati in modo diverso.

https://www.gnu.org/software/make/manual/html_node/One-Shell.html