Perché i sistemi x86-64 hanno solo uno spazio di indirizzi virtuali a 48 bit?

In un libro ho letto quanto segue:

I processori a 32 bit hanno 2 ^ 32 indirizzi possibili, mentre gli attuali processori a 64 bit hanno uno spazio degli indirizzi a 48 bit

La mia aspettativa era che se si tratta di un processore a 64 bit, anche lo spazio degli indirizzi dovrebbe essere 2 ^ 64.

Quindi mi chiedevo qual è la ragione di questa limitazione?

Perché è tutto ciò che serve. 48 bit ti danno uno spazio di indirizzi di 256 terabyte. Questo è molto. Non vedrai presto un sistema che necessita di più di quello.

Quindi i produttori di CPU hanno preso una scorciatoia. Usano un set di istruzioni che consente uno spazio di indirizzi a 64 bit completo, ma le CPU attuali usano solo i 48 bit inferiori. L'alternativa era sprecare i transistor per gestire uno spazio di indirizzi più grande che non sarebbe stato necessario per molti anni.

Quindi una volta che ci avviciniamo al limite di 48 bit, è solo questione di rilasciare CPU che gestiscono l'intero spazio degli indirizzi, ma non richiederà alcuna modifica al set di istruzioni e non interromperà la compatibilità.

Qualsiasi risposta che si riferisce alla dimensione del bus e alla memoria fisica è leggermente errata, poiché la domanda di OP riguardava lo spazio degli indirizzi virtuali e non lo spazio degli indirizzi fisici . Ad esempio, il limite presumibilmente analogo su circa 386 era un limite alla memoria fisica che potevano usare, non lo spazio degli indirizzi virtuali, che era sempre di 32 bit completi. In linea di principio è possibile utilizzare 64 bit completi di spazio degli indirizzi virtuali anche con pochi MB di memoria fisica; ovviamente puoi farlo scambiando, o per attività specializzate in cui vuoi mappare la stessa pagina alla maggior parte degli indirizzi (ad esempio alcune operazioni con dati sparsi).

Penso che la vera risposta sia che AMD era semplicemente economica e sperava che a nessuno interessasse ora, ma non ho riferimenti da citare.

Leggi la sezione sulle limitazioni dell'articolo di wikipedia :

Un PC non può contenere 4 petabyte di memoria (a causa delle dimensioni dei chip di memoria attuali se non altro) ma AMD ha immaginato server di grandi dimensioni, cluster di memoria condivisa e altri usi dello spazio degli indirizzi fisici che potrebbero avvicinarsi a questo nel prossimo futuro, e il 52 L'indirizzo fisico a bit offre ampio spazio per l'espansione senza sostenere i costi di implementazione di indirizzi fisici a 64 bit

Cioè, non ha senso implementare l'indirizzamento completo a 64 bit a questo punto, perché non possiamo costruire un sistema che possa utilizzare appieno tale spazio di indirizzi, quindi scegliamo qualcosa che sia pratico per i sistemi di oggi (e di domani).

Non è necessario che la larghezza operativa / del registro nativo interno si rifletta nella larghezza del bus dell'indirizzo esterno.

Supponiamo che tu abbia un processore a 64 bit che deve accedere solo a 1 megabyte di RAM. Un bus di indirizzi a 20 bit è tutto ciò che è necessario. Perché preoccuparsi del costo e della complessità hardware di tutti i pin aggiuntivi che non userete?

Il Motorola 68000 era così; 32 bit internamente, ma con un bus indirizzi a 23 bit (e un bus dati a 16 bit). La CPU poteva accedere a 16 megabyte di RAM e per caricare il tipo di dati nativo (32 bit) richiedeva due accessi alla memoria (ciascuno con 16 bit di dati).

C'è una ragione più grave rispetto al semplice salvataggio dei transistor nel percorso dell'indirizzo della CPU: se si aumenta la dimensione dello spazio degli indirizzi è necessario aumentare la dimensione della pagina, aumentare la dimensione delle tabelle delle pagine o avere una struttura della tabella delle pagine più profonda (quella è più livelli di tabelle di traduzione). Tutte queste cose aumentano il costo di una mancata TLB, che danneggia le prestazioni.

Dal mio punto di vista, questo è il risultato della dimensione della pagina. Ogni pagina contiene al massimo 4096/8 = 512 voci della tabella delle pagine. E 2 ^ 9 = 512. Quindi 9 * 4 + 12 = 48.

Per rispondere alla domanda originale: non era necessario aggiungere più di 48 bit di PA.

I server hanno bisogno della quantità massima di memoria, quindi proviamo a scavare più a fondo.

1) La configurazione del server più grande (comunemente usata) è un sistema a 8 socket. Un sistema 8S non è altro che 8 CPU Server collegate da un'interconnessione coerente ad alta velocità (o semplicemente, un "bus" ad alta velocità) per formare un singolo nodo. Ci sono cluster più grandi là fuori, ma sono pochi e distanti tra loro, stiamo parlando di configurazioni comunemente usate qui. Si noti che negli usi del mondo reale, il sistema a 2 socket è uno dei server più comunemente utilizzati e 8S è generalmente considerato di fascia alta.

2) I principali tipi di memoria utilizzati dai server sono la normale memoria DRAM indirizzabile a byte (ad esempio memoria DDR3 / DDR4), Memory Mapped IO - MMIO (come la memoria utilizzata da una scheda aggiuntiva), nonché lo spazio di configurazione utilizzato per la configurazione i dispositivi presenti nel sistema. Il primo tipo di memoria è quello che di solito è il più grande (e quindi richiede il maggior numero di bit di indirizzo). Alcuni server di fascia alta utilizzano anche una grande quantità di MMIO, a seconda della configurazione effettiva del sistema.

3) Si supponga che ciascuna CPU del server possa ospitare 16 DIMM DDR4 in ogni slot. Con una dimensione massima DIMM DDR4 di 256 GB. (A seconda della versione del server, questo numero di DIMM possibili per socket è in realtà inferiore a 16 DIMM, ma continua a leggere per il bene dell'esempio).

Quindi ogni socket può teoricamente avere 16 * 256 GB = 4096 GB = 4 TB. Per il nostro sistema 8S di esempio, la dimensione della DRAM può essere un massimo di 4 * 8 = 32 TB. Ciò significa che il numero massimo di bit necessari per indirizzare questo spazio DRAM è 45 (= log2 32 TB / log2 2).

Non entreremo nei dettagli degli altri tipi di memoria (MMIO, MMCFG ecc.), Ma il punto qui è che il tipo di memoria più "esigente" per un sistema a 8 socket con i più grandi tipi di DIMM DDR4 oggi disponibili (256 GB DIMM) utilizzano solo 45 bit.

Per un sistema operativo che supporta 48 bit (WS16 ad esempio), ci sono (48-45 =) 3 bit rimanenti. Ciò significa che se abbiamo utilizzato i 45 bit inferiori esclusivamente per 32 TB di DRAM, abbiamo ancora 2 ^ 3 volte di memoria indirizzabile che può essere utilizzata per MMIO / MMCFG per un totale di 256 TB di spazio indirizzabile.

Quindi, per riassumere: 1) 48 bit di indirizzo fisico sono molti bit per supportare i più grandi sistemi di oggi che sono "completamente caricati" con abbondanti quantità di DDR4 e anche molti altri dispositivi IO che richiedono spazio MMIO. 256 TB per essere esatti.

Si noti che questo spazio di indirizzi di 256 TB (= 48 bit di indirizzo fisico) NON include unità disco come le unità SATA perché NON fanno parte della mappa degli indirizzi, includono solo la memoria che è indirizzabile in byte ed è esposta al sistema operativo.

2) L'hardware della CPU può scegliere di implementare 46, 48 o> 48 bit a seconda della generazione del server. Ma un altro fattore importante è quanti bit riconosce il sistema operativo. Oggi, WS16 supporta indirizzi fisici a 48 bit (= 256 TB).

Ciò che questo significa per l'utente è che, anche se uno ha una CPU del server grande e ultra moderna in grado di supportare> 48 bit di indirizzamento, se esegui un sistema operativo che supporta solo 48 bit di PA, puoi sfruttare solo 256 TB .

3) Tutto sommato, ci sono due fattori principali per trarre vantaggio da un numero maggiore di bit di indirizzo (= maggiore capacità di memoria).

a) Quanti bit supporta l'HW della tua CPU? (Questo può essere determinato dall'istruzione CPUID nelle CPU Intel).

b) Quale versione del sistema operativo stai utilizzando e quanti bit di PA riconosce / supporta.

Il minimo di (a, b) determinerà alla fine la quantità di spazio indirizzabile di cui il sistema può trarre vantaggio.

Ho scritto questa risposta senza esaminare in dettaglio le altre risposte. Inoltre, non ho approfondito in dettaglio le sfumature di MMIO, MMCFG e l'intera costruzione della mappa degli indirizzi. Ma spero che questo aiuti.

Grazie, Anand K Enamandram, Server Platform Architect Intel Corporation

Molte persone hanno questa idea sbagliata. Ma ti prometto che se lo leggi attentamente, dopo aver letto questo tutte le tue idee sbagliate saranno chiare.

Dire che un processore a 32 bit o 64 bit non significa che dovrebbe avere rispettivamente un bus di indirizzi a 32 bit o un bus di indirizzi a 64 bit! ... Ripeto NON !!

Il processore a 32 bit significa che ha ALU (Arithmetic and Logic Unit) a 32 bit ... ciò significa che può funzionare su operando binario a 32 bit (o semplicemente dicendo un numero binario a 32 cifre) e allo stesso modo il processore a 64 bit può funzionare su binario a 64 bit operando. Quindi, se un processore a 32 o 64 bit NON significa che è possibile installare la quantità massima di memoria. Mostrano solo quanto può essere grande l'operando ... (per analogia puoi pensare a una calcolatrice a 10 cifre in grado di calcolare risultati fino a 10 cifre ... non può darci 11 cifre o altri risultati più grandi ... anche se lo è in decimale ma sto dicendo questa analogia per semplicità) ... ma quello che stai dicendo è lo spazio degli indirizzi che è la dimensione massima di memoria (RAM) direttamente interfacciabile. La RAM ' La dimensione massima possibile è determinata dalla dimensione del bus indirizzo e non è la dimensione del bus dati o anche dell'ALU su cui è definita la dimensione del processore (32/64 bit). Sì, se un processore ha un "bus indirizzo" a 32 bit, è in grado di indirizzare 2 ^ 32 byte = 4 GB di RAM (o per 64 bit sarà 2 ^ 64) ... ma dicendo che un processore a 32 bit o 64 bit ha niente di rilevante per questo spazio degli indirizzi (spazio degli indirizzi = quanto può accedere alla memoria o la dimensione massima della RAM) e dipende solo dalla dimensione della sua ALU. Ovviamente il bus dati e il bus indirizzi possono essere della stessa dimensione e quindi può sembrare che il processore a 32 bit significhi che accederà a 2 ^ 32 byte o 4 GB di memoria ... ma è solo una coincidenza e non sarà lo stesso per tutti.... per esempio Intel 8086 è un processore a 16 bit (in quanto ha ALU a 16 bit) quindi, come dici tu, avrebbe dovuto accedere a 2 ^ 16 byte = 64 KB di memoria ma non è vero. Può accedere fino a 1 MB di memoria per avere un bus di indirizzi a 20 bit .... Puoi google se hai dei dubbi :)

Penso di aver chiarito il mio punto di vista Ora arrivando alla tua domanda ... poiché il processore a 64 bit non significa che deve avere un bus di indirizzi a 64 bit, quindi non c'è niente di sbagliato nell'avere un bus di indirizzi a 48 bit in un processore a 64 bit ... hanno mantenuto lo spazio degli indirizzi più piccolo per rendere la progettazione e la fabbricazione a buon mercato .... poiché nessuno userà una memoria così grande (2 ^ 64 byte) ... dove 2 ^ 48 byte sono più che sufficienti al giorno d'oggi.

Non è vero che vengono utilizzati solo i 48 bit di ordine inferiore di un VA a 64 bit, almeno con Intel 64. I 16 bit superiori vengono utilizzati, più o meno.

La sezione 3.3.7.1 Indirizzamento canonico nel Manuale per sviluppatori di software per architetture Intel® 64 e IA-32 dice:

un indirizzo canonico deve avere i bit da 63 a 48 impostati su zero o uno (a seconda che il bit 47 sia zero o uno)

Quindi i bit da 47 a 63 formano un super-bit, tutti 1 o tutti 0. Se un indirizzo non è in forma canonica, l'implementazione dovrebbe essere difettosa.

Su AArch64, questo è diverso. Secondo la panoramica del set di istruzioni ARMv8 , è un VA a 49 bit.

Il sistema di traduzione della memoria AArch64 supporta un indirizzo virtuale a 49 bit (48 bit per tabella di traduzione). Gli indirizzi virtuali vengono estesi con segno da 49 bit e memorizzati in un puntatore a 64 bit. Facoltativamente, sotto il controllo di un registro di sistema, gli 8 bit più significativi di un puntatore a 64 bit possono contenere un "tag" che verrà ignorato se usato come indirizzo di caricamento / memorizzazione o come destinazione di un ramo indiretto

Una CPU è considerata "N-bit" principalmente in base alla dimensione del bus dati e in gran parte delle sue entità (architettura interna) : Registri, Accumulatori, Unità logica-aritmetica (ALU), Set di istruzioni, ecc. Per esempio: La buona vecchia CPU Motorola 6800 (o Intel 8050) è una CPU a 8 bit. Ha un bus dati a 8 bit, un'architettura interna a 8 bit e un bus indirizzi a 16 bit.

• Sebbene la CPU a N bit possa avere entità diverse da quelle di dimensione N. Ad esempio i miglioramenti nel 6809 rispetto al 6800 (entrambi sono CPU a 8 bit con un bus dati a 8 bit). Tra i miglioramenti significativi introdotti nel 6809 c'erano l'uso di due accumulatori a 8 bit (A e B, che potevano essere combinati in un unico registro a 16 bit, D), due registri di indice a 16 bit (X, Y) e due Puntatori allo stack a 16 bit.