Quanto dura una tipica pipeline moderna a microprocessore?

16

Ho imparato qualcosa sul pipelining ma quelli erano a 4 e 5 stadi e penso che il pipelining moderno tipico sia molto più lungo e più complicato nella pratica. Quanto durano le condotte tipiche e quanto possiamo aspettarci che aumentino e qual è il punto di raggiungere rendimenti di riduzione dei guadagni in termini di prestazioni per tubazioni più lunghe?

hardware cpu computer-architecture

— Niklas
fonte

1

Penso che puoi aspettarti che siano negli anni '20 ma la mia memoria è arrugginita

— aaronman

26

Intel aveva 5 fasi della pipeline nella sua architettura Pentium originale. Il numero di stadi ha raggiunto il picco a 31 nella famiglia Prescott, ma è poi diminuito. Oggi, nei processori Core serie II (i3, i5 e i7), ci sono 14 fasi nella pipeline del processore.

Microarchitecture   Pipeline stages
P5 (Pentium)             5
P6 (Pentium 3)          10
P6 (Pentium Pro)        14
NetBurst (Willamette)   20
NetBurst (Northwood)    20
NetBurst (Prescott)     31
NetBurst (Cedar Mill)   31
Core                    14
Bonnell                 16
Sandy Bridge            14
Silvermont              14 to 17
Haswell                 14
Skylake                 14
Kabylake                14

Prescott ha ottenuto solo modesti guadagni in termini di prestazioni rispetto al suo predecessore, e il suo design più complesso richiedeva sostanzialmente più potenza rispetto ai suoi guadagni in termini di prestazioni. Sebbene ci siano stati altri fattori che hanno contribuito alla prestazione deludente di Prescott, sembra chiaro che l'aumento del numero di stadi di pipeline alla fine raggiunga rendimenti decrescenti.

Riferimenti
Prescott supera i limiti di
pipeline L' elaboratore Intel Architecture
Elenco di pipeline di microarchitettura di CPU Intel
La profondità ottimale della pipeline per un microprocessore

— Robert Harvey
fonte

Qualche aggiornamento negli ultimi 4 anni?

— toasted_flakes

3

@toasted_flakes: dopo Bonnell, Intel si stabilì più o meno su 14 livelli della pipeline (16 con Fetch / Retire). Vedi l' elenco delle microarchitettura Intel CPU .

— Robert Harvey,

2

Un processore Skylake ha anche una coda di immissione 224 per l'esecuzione fuori istruzioni di istruzioni, oltre a una coda per un massimo di 72 carichi in sospeso, oltre a una coda di scheduler 97 voci, quindi il ritardo tra un'istruzione letta e l'istruzione ritirata può sii enorme , ad esempio se hai centinaia di istruzioni di carico dipendenti, seguite da alcune centinaia di istruzioni di divisione dipendenti. Ma questo non ti dà gli svantaggi che hanno troppe fasi della pipeline.

— gnasher729,

8

Per quanto riguarda altri processori moderni:

ARM fino a 7: 3 livelli (ancora ampiamente utilizzato è dispositivi più semplici)
ARM 8-9: 5 tappe;
ARM 11: 8 fasi;
Cortex A7: 8-10 tappe;
Cortex A8: 13 tappe;
Cortex A15: 15-25 tappe.

Da Wikipedia .

— 9000
fonte