Ci sono CPU che eseguono questa possibile ottimizzazione della scrittura della cache L1?

Quando la CPU con una cache L1 esegue una scrittura, ciò che accade normalmente è che (supponendo che la riga della cache su cui sta scrivendo sia già nella cache L1) la cache (oltre all'aggiornamento dei dati) contrassegna tale riga come sporca e scriverà la riga con i dati aggiornati in un secondo momento.

Una possibile ottimizzazione sarebbe quella di far confrontare la cache tra il contenuto della scrittura e il contenuto precedente della cache e, se sono uguali, non contrassegnare la riga come sporca. Poiché ciò potrebbe consentire alla cache di evitare riscritture in alcune occasioni, posso vedere come il produttore della CPU potrebbe considerare questo valore degno delle porte necessarie per fare questa logica.

La mia domanda: ci sono CPU che eseguono questa ottimizzazione?

Background sul perché sto chiedendo: sto scrivendo del codice che deve avere accessi di memoria costanti; cioè, qualcuno che è in grado di ascoltare il comportamento della cache non dovrebbe essere in grado di dedurre ciò che sto facendo. Alcuni dei miei accessi sono scritture e, nel modo ovvio per implementare questo codice, molte scritture scriveranno gli stessi dati che sono già lì. Devo fare le scritture perché, a seconda dei dati, i dati che sto scrivendo possono essere o meno gli stessi, ed è importante eseguire la stessa azione a prescindere. Se la CPU si ottimizza non effettivamente scrivendo una "scrittura senza modifiche", ciò significherebbe che il comportamento della cache varierebbe a seconda di quello che sto facendo, il che sovvertirebbe il mio obiettivo.

Quindi, c'è una CPU che cerca di ottimizzare le scritture in questo modo?

Da ore di ricerca, non sono stato in grado di trovare una CPU che utilizza questa specifica ottimizzazione. La maggior parte delle ottimizzazioni menzionate di solito riguardavano hit / miss con operazioni di lettura / scrittura e accesso ai dati:

(pagine 7 e) https://cseweb.ucsd.edu/classes/fa14/cse240A-a/pdf/08/CSE240A-MBT-L15-Cache.ppt.pdf

Tuttavia, ciò non significa che questa ottimizzazione non possa essere eseguita. In generale, è possibile accedere a livello di codice alle dimensioni di una riga della cache della CPU. È anche possibile accedere ai valori correnti nei registri della cache, ma è alquanto pericoloso farlo. Se si accede a registri errati in un momento negativo, è possibile manomettere quelli relativi a un programma in esecuzione. Oppure potresti inavvertitamente modificare il contenuto delle righe che stai cercando di leggere.

Ottenere il valore corrente nella cache del registro

Inoltre, tutte le soluzioni teoriche richiedono una qualche forma di implementazione del software (assemblatore). Il più vicino che ho trovato riguarda l'architettura ARM, che sembra consentire la manipolazione della cache. Oltre a ciò, dovresti anche conoscere le dimensioni di una linea cache per la CPU desiderata. È possibile leggere attentamente il contenuto della cache in una posizione secondaria in memoria, con incrementi di dimensioni di linea, e confrontarlo con i dati che stanno per essere scritti nei registri (o le righe della cache L1, in questo caso).

Leggi il contenuto della cache della CPU

Da lì, è possibile escogitare un sistema basato su software che impedisce riscritture identiche. Anche se questo è un po 'semplificato, è perché la soluzione deve essere applicabile a qualsiasi CPU esistente.

Un'altra possibilità che ho trovato correlata alla coerenza della cache:

Passaggio pertinente di un articolo di Wikipedia sulla coerenza

Il punto principale che ha attirato la mia attenzione, in relazione a questo problema, è stata la descrizione Snarfing:

È un meccanismo in cui un controller di cache controlla sia l'indirizzo che i dati nel tentativo di aggiornare la propria copia di una posizione di memoria quando un secondo master modifica una posizione nella memoria principale. Quando si osserva un'operazione di scrittura in una posizione di cui una cache ha una copia, il controller della cache aggiorna la propria copia della posizione della memoria snarf con i nuovi dati.

In altre parole, ci sono forse meccanismi già in atto. È solo che potrebbero non essere utilizzati per l'ottimizzazione che hai suggerito. Dovresti implementare un software che ha eseguito il confronto in lettura / scrittura.

Scrivere nella cache L1 è un'operazione molto, molto critica.

La scrittura esatta degli stessi dati sembra essere piuttosto rara. Un'ottimizzazione che accelera le cose in questo caso particolare non otterrà molta accelerazione in totale.

D'altra parte, questa ottimizzazione richiede un confronto di vecchi dati e nuovi dati su ogni singola scrittura nella memoria cache. Ciò che peggiora le cose è che richiede che i dati da scrivere siano effettivamente disponibili al momento della scrittura!

Questo di solito non è il caso di una CPU moderna. I dati da scrivere possono ancora essere calcolati per esempio. La cache può ancora andare avanti, caricare la riga della cache, se necessario, contrassegnare la riga della cache come modificata e così via, anche prima che il calcolo sia terminato. Tutta la tenuta della contabilità può già essere eseguita ad eccezione della modifica effettiva della riga della cache. Se si desidera confrontare i risultati appena scritti con i dati della vecchia riga della cache, ciò non è possibile.

Ad esempio, se si dispone del codice C a [i] = x / y; la divisione x / y richiede molto tempo per essere eseguita sulla maggior parte delle CPU. Tuttavia, la maggior parte del lavoro necessario per gestire la memorizzazione del risultato in un [i] è avvenuta molto prima che la divisione finisse; l'unica cosa che manca è lo spostamento di otto byte risultato sulla riga della cache. Un'operazione di svuotamento della riga della cache attenderà automaticamente fino al termine della divisione. Un'operazione che legge un [i] verrà probabilmente reindirizzata per ottenere il risultato direttamente dal divisore.

Una possibile ottimizzazione sarebbe quella di far confrontare la cache tra il contenuto della scrittura e il contenuto precedente della cache e, se sono uguali, non contrassegnare la riga come sporca

Tale ottimizzazione non raddoppierà il tempo necessario alla CPU per scrivere qualcosa nella cache? Poiché ogni scrittura della riga della cache verrà ora accompagnata da un'operazione di confronto, che non è gratuita.

Quindi, attualmente l'ottimizzazione dipenderà dal fattore molto vago: quante volte un software medio riscrive la sua memoria memorizzabile nella cache con gli stessi dati.