Perché la RAM deve essere installata in coppia?


Risposte:


21

La memoria non deve essere installata in coppia, ma è consigliata in quasi tutte le moderne schede madri in quanto questo è ciò che abilita la modalità Dual Channel che può (in alcune circostanze) aumentare notevolmente le prestazioni.

Inoltre, alcune schede madri di fascia alta supportano la memoria a tre e quattro canali, il che significa che per risultati ottimali, installerai la memoria tre o quattro moduli alla volta.


25

Oltre alle moderne disposizioni a doppio e triplo canale, la memoria (e in alcuni sistemi lo fa ancora) deve essere installata in coppie o addirittura in gruppi di quattro. Ad esempio, nelle schede madri progettate per processori 286 e 386SX, SIMM a 8 bit (in realtà di solito 9 bit, con un bit di parità aggiuntivo per il rilevamento degli errori) sono stati installati in coppia per adattarsi al databus della CPU a 16 bit. Ciò significava che il processore poteva richiedere e ottenere il suo bus dati completo compilando una richiesta anziché due. Allo stesso modo, un 386DX o 486 con i loro bus dati a 32 bit richiederebbero 4 moduli di 8 o 9 bit di larghezza (sebbene solo un modulo 32/36 bit).

Quelli di età sufficiente (cioè io) ricorderanno SIMM a 30 pin (moduli a 8 e 9 bit) e SIMM a 72 pin (i moduli a 32/36 bit).

Quando arrivarono le CPU Intel "Pentium class", la maggior parte delle quali aveva un bus dati a 64 bit per migliorare la velocità con cui i dati potevano essere spostati nella loro cache interna (nonostante fossero processi a 32 bit nel loro core e quindi per la maggior parte elaborati solo nativamente dati in blocchi di 32 bit o più piccoli), abbiamo nuovamente iniziato a raddoppiare i SIMM a 72 pin (32 o 36 bit) per mantenere alimentato quel bus esterno.

I moduli DIMM presentano un percorso dati a 64 bit, quindi non è necessario raddoppiarli per i processori con un bus dati a 64 bit per questi motivi. I processori sono cresciuti molto più rapidamente della memoria negli ultimi due decenni. In passato i controller di memoria dovevano istituire stati di attesa nella RAM in modo che i processori non perdessero i messaggi che arrivavano troppo velocemente, ma al giorno d'oggi le CPU possono mangiare i dati molto più velocemente di quanto la RAM possa distribuirli (da qui la necessità di molta memoria cache più veloce ma più costosa sulla CPU stessa). È qui che entrano in gioco le opzioni del controller di memoria a doppio e triplo canale - nelle giuste condizioni possono richiedere dati da due o più moduli contemporaneamente per cercare di tenere il passo con le richieste dei processori. In condizioni "ideali" (la CPU si muove in sequenza attraverso la RAM,

Un aspetto a parte: ciò che rende un processore un processore a "x" bit è il modo in cui gestisce i dati internamente, non il modo in cui comunica con i componenti esterni. Quindi il 386SX (con il suo bus dati a 16 bit, il bus indirizzo a 24 bit e gli interni a 32 bit) e il Pentium (bus dati a 64 bit, bus indirizzo a 32 bit e principalmente interni a 32 bit) sono entrambi considerati processori a 32 bit.


Ottima risposta completa, +1 da parte mia.
John T,

1
anche questa risposta ha bisogno di un [nostalgia]tag. ricordi 30pin? diamine, ho ancora dei sacchi di roba nel seminterrato.
Quack Quixote

1
Non dimenticare anche i vecchi chip di memoria DIP (doppio pacchetto inline). 9 pezzi hanno prodotto 64 KB nei primi anni '80.
SteveM82,

1
Ricordi di avere tracce DIP tra le dita? I polloni potrebbero essere dei piccoli demoni assetati di sangue. E poi quel periodo di tempo in cui stavano sperimentando i SIPP. Di tanto in tanto si ottengono perni macchina che non lascerebbero andare e si spezzerebbero o piegerebbero i cavi. Un delicato lavoro con gli aghi sui perni piegati e delicati gomiti potrebbero riportarlo dentro, ma il cielo proibiva che il piombo si spezzasse in una presa in modo da non poterlo estrarre.
Fiasco Labs,
Utilizzando il nostro sito, riconosci di aver letto e compreso le nostre Informativa sui cookie e Informativa sulla privacy.
Licensed under cc by-sa 3.0 with attribution required.