Vorrei porre alcune domande sul linguaggio dell'Assemblea. La mia comprensione è che è molto vicino al linguaggio automatico, rendendolo più veloce ed efficiente. Dato che esistono diverse architetture di computer, ciò significa che devo scrivere codice diverso in Assembly per architetture diverse? Se è così, perché Assembly non è, scrivi …
Durante la lettura di un libro, mi sono imbattuto in un paragrafo di seguito: Per sincronizzare tutte le operazioni di un computer, viene utilizzato un orologio di sistema, un piccolo cristallo di quarzo situato sulla scheda madre. L'orologio di sistema invia un segnale su base regolare a tutti gli altri …
Quando il codice macchina viene effettivamente eseguito dall'hardware e dalla CPU, che aspetto ha? Sembrerebbe binario, come nelle istruzioni rappresentate da uno e zeri, o sarebbe qualcosa costituito da cifre esadecimali in cui gli opcode sono byte presentati come numeri esadecimali che possono essere scomposti in numeri binari, come bytecode?
So che dal 2004 la legge di Moore ha smesso di funzionare per la velocità di clock della CPU. Sto cercando un grafico che mostra questo, ma non riesco a trovarlo: la maggior parte dei grafici là fuori mostra il conteggio dei transistor o la capacità all'anno. Dove posso trovare …
Mi chiedo se le unità di calcolo massicciamente parallele fornite nelle schede grafiche al giorno d'oggi (una che è programmabile in OpenCL , per esempio) siano abbastanza buone per simulare in modo efficiente automi cellulari 1D (o forse automi cellulari 2D?). Se scegliamo qualsiasi griglia finita si adatterebbe alla memoria …
Considera una rappresentazione in virgola fissa che può essere considerata come un caso degenerato di un numero mobile. È del tutto possibile utilizzare il complemento di 2 per i numeri negativi. Ma perché è necessario un bit di segno per i numeri in virgola mobile, i bit di mantissa non …
Sto scrivendo un documento di ricerca e devo sostanzialmente dire che un microcontrollore è più lento di un altro microprocessore. Tuttavia, sono preoccupato che dire semplicemente che è "più lento" non sarebbe appropriato in un documento di ricerca. Ho ragione? È giusto dire che un processore è "più lento" o …
In particolare: 1) Una cache a mappatura diretta con 4096 blocchi / linee in cui ogni blocco ha 8 parole a 32 bit. Quanti bit sono necessari per i campi tag e index, assumendo un indirizzo a 32 bit? 2) Stessa domanda di 1) ma per cache completamente associativa ? …
Sono venuto a sapere che l'unità di elaborazione grafica ha qualcosa chiamato coalescenza della memoria. Leggendolo non ero chiaro sull'argomento. È in qualche modo correlato al parallelismo a livello di memoria. Ho cercato su Google ma non sono riuscito a ottenere una risposta soddisfacente. Sarebbe utile se qualcuno fornisse una …
È vero che la coerenza sequenziale è una proprietà più forte della coerenza della cache? Secondo Sorin, Daniel J; Hill, Mark D; Wood, David A: A Primer on Memory Coistence and Cache Coherence , Morgan & Claypool, 2011 la coerenza sequenziale può essere descritta come (non formalmente): Il modello di …
L'autunno scorso ho fatto un tour del supercomputer Blue Waters all'Università dell'Illinois. Ho chiesto se qualcuno avesse mai usato l'intero computer. Mi è stato detto che stava sempre lavorando su più progetti. Ciò mi ha fatto riflettere sull'utilità dei supercomputer. Forse Blue Waters è insolito in quanto deve essere condiviso …
Alcune CPU hanno un registro flag (ARM, x86, ...), altre no (MIPS, ...). Qual è il vantaggio di avere un'istruzione CMP per aggiornare il registro di flag seguito da un'istruzione di ramo invece di usare un registro zero e rami condizionali per controllare segni, overflow ecc?
Sono confuso sul perché i progettisti di MIPS includano 5 bit dedicati allo spostamento e abbiano opcode e bit funzione separati. Dato che il MIPS è così RISC, suppongo che il solo spostamento sarebbe stato fatto in poche istruzioni, quindi quei 5 bit sembrano sprecare spazio quando potrebbero essere messi …
Sto cercando di studiare per un esame e mi sono reso conto di essere confuso su come funzionano il TLB e la cache di dati. Comprendo che il TLB è essenzialmente una cache degli indirizzi fisici utilizzati più di recente. Tuttavia, stavo guardando un diagramma nel mio libro di testo …
Le porte logiche sono un dispositivo astratto che può essere implementato con relè elettromagnetici, tubi a vuoto o transistor. Queste implementazioni hanno avuto successo nell'informatica in parte a causa delle varie proprietà di catenabilità, durata e dimensioni oltre alla loro stabilità binaria di base. Funzionano bene anche perché l'elettricità è …
We use cookies and other tracking technologies to improve your browsing experience on our website,
to show you personalized content and targeted ads, to analyze our website traffic,
and to understand where our visitors are coming from.
By continuing, you consent to our use of cookies and other tracking technologies and
affirm you're at least 16 years old or have consent from a parent or guardian.