Conseguenze pratiche di

sfondo

La complessità del circuito è definita come l'insieme di famiglie di circuiti (ovvero sequenze di circuiti, una per ogni dimensione di ingresso) di profondità limitata e dimensione polinomiale costruita utilizzando fan-in illimitati AND, OR e NOT. $AC^0$

La funzione di parità con input -bit è uguale all'XOR dei bit nell'input. $\oplus$ $n$

Uno dei primi circuiti più bassi dimostrati nella complessità del circuito è il seguente:

[FSS81], [Ajt83]: . $\oplus \notin AC^0$

Domande:

Sia la classe di funzioni che può essere calcolata usando circuiti elettronici di profondità limitata e dimensioni polinomiali usando parti elettroniche come i transistor. (Ho inventato il nome , fammi sapere se conosci un nome migliore per questo). $EC^0$ $EC^0$

Possiamo calcolare in pratica usando i circuiti ? $\oplus$ $EC^0$

Che dire del fan-in illimitato AND / OR? Possiamo calcolarli in ? $EC^0$

Fa ha qualunque conseguenze pratiche? È importante nella pratica? $\oplus \notin AC^0$ $AC^0$

Perché importante per gli informatici (teorici)? $\oplus \notin AC^0$

Nota:

Questo post contiene domande interessanti ma OP sembra rifiutare di rendere il post più leggibile e correggere il malinteso in esso per qualche motivo, quindi sto ripubblicando le domande da esso. (Sarebbe più semplice modificare il post originale, ma al momento non esiste un accordo se è corretto modificare pesantemente il post di un altro utente.)

Relazionato:

Parità e $AC^0$
Perché la parità non è in importante? $AC^0$ (Blog sulla complessità computazionale)

— Kaveh
fonte

N C^{0}

$NC^{0}$ è la famiglia di circuiti BOOLEAN come ma con fan-in limitato. Non so molto sulla complessità del circuito, quindi non so se l'elettronica sia uguale al valore booleano. Tuttavia, so dall'architettura del computer che tutte le porte possono essere implementate usando transistor. Dato che hai un fan limitato, suppongo che tu abbia anche un numero limitato di transistor, quindi non stai violando la profondità limitata e le dimensioni del polinomio.

A C^{0}

$AC^{0}$

— Chazisop,

@chazisop: tutte le funzioni booleane possono essere implementate usando AND / OR / NOT, il punto è se l'implementazione è nella forma richiesta, cioè polinomialmente molte parti e profondità limitata. Si noti che in alternativa è possibile definire utilizzando le porte AND / OR 2 fan-in, ma il numero di alternanze delle porte nel circuito deve essere limitato. (Potrei aver bisogno di definire più attentamente cosa intendiamo per profondità per un circuito elettronico se non è già definito in letteratura.)

A C^{0}

$AC^0$

— Kaveh,

Da quello che ricordo del mio corso di laurea in architettura (leggi: non molto), i circuiti reali nel tuo computer non sono aciclici: hanno circuiti di feedback e stato e sono forse meglio modellati come automi finiti. Mi sembra che se esiste una disconnessione tra i risultati su e i risultati che possono essere applicati al tuo laptop, questa è la distinzione chiave, piuttosto che usare i transistor per implementare le porte AND.

A C^{0}

$AC^0$

— Aaron Roth,

@Aaron: Anche io non ricordo molto, ma penso che i loop fossero principalmente per elementi di memoria come infradito e sistemi sequenziali. Non credo sia difficile mettere in relazione la complessità del circuito con circuiti logici / digitali , in particolare i sistemi combinatori, la domanda è come mettere in relazione concetti come la profondità e il fan-in con circuiti elettronici fatti di transistor. Forse dovrei chiederlo a Physics.SE.

— Kaveh,

@Tsuyoshi Ito: grazie. Lo stavo solo controllando su Wikipedia, sembra che si possano facilmente implementare porte AND e OR illimitate usando il numero lineare di NMOS . La struttura dei circuiti è semplice e non cambia con il numero di ingressi al gate. D'altra parte, il circuito XOR realizzato con transistor NMOS sembra più complicato, non so se si adatta bene all'aumento del fan-in.

— Kaveh,

Risposte:

Non sono un ingegnere elettrico, ma cerco brevetti online per quanto riguarda i circuiti di commutazione per cancelli di parità, e tutte le proposte (ho trovato brevetti solo fino alla fine degli anni '70) discutono del problema dimensioni contro profondità. Tutti e tre i brevetti che ho esaminato propongono soluzioni di profondità logaritmica, basate su porte fanin-2. Quindi la risposta alla tua prima domanda è probabilmente "no".

JJ Moyer: circuito di commutazione controllo di parità, brevetto degli Stati Uniti US3011073, 1961

AF Bulver et al .: NAND Gate realizzazione della funzione di parità n-input, brevetto degli Stati Uniti US3718904, 1973

PJ Baun, Jr .: Parity Circuits, brevetto degli Stati Uniti US4251884, 1981

— Hermann Gruber
fonte

Davvero molto interessante.

— Antonio E. Porreca,

Johne, qual è il tuo problema? Stai cercando di discutere su cose che nessuno ha mai sostenuto. Nessuno ha affermato che il limite inferiore di parità pone un limite fondamentale al calcolo di XOR con circuiti diversi da quelli per i quali si applica il teorema (cioè circuiti AC ^ 0). Non ci sono ipotesi nascoste o implicazioni velate qui. In particolare, sappiamo tutti per esempio che è possibile calcolare XOR con circuiti NAND di dimensioni polinomiali di profondità logaritmica, anche con un costante fan-in.

Anche la citazione di Shannon è in gran parte irrilevante. Non vi è alcuna indicazione che sospettasse addirittura che i circuiti AND-OR a profondità costante debbano avere dimensioni esponenziali per calcolare la parità. Ovviamente avrebbe potuto indovinarlo, dal momento che è facile congetturare questo dovrebbe essere vero dopo aver giocato con il problema per un po ', ma allora?

Ti manca del tutto il punto: dimostrare limiti inferiori è estremamente difficile e dobbiamo iniziare da qualche parte, con i modelli più semplici. Questo è stato essenzialmente il primo circuito inferiore, le tecniche portano a molte idee interessanti (compresi altri campi come la teoria dell'apprendimento), e sebbene il risultato sia plausibile, la prova è perspicace e per nulla banale.

Il fatto che il risultato sembri intuitivo non lo rende ovvio; se ritieni che lo sia, fornisci una prova che la parità non è in AC ^ 0. Tutti sanno che anche P non è uguale a NP, ma nessuno è vicino ad avere una prova.

Neanche le tue lamentele in altri thread sulle porte NAND. Questo limite inferiore vale ugualmente bene per i circuiti a profondità costante costruiti dalle porte NAND, poiché sono sostanzialmente gli stessi. Scegliere di dichiarare il risultato con AND, OR, NOT è solo una questione di convenienza. Quindi questa potrebbe essere un'applicazione del mondo reale in termini che ti piacciono: i circuiti a profondità costante della parità informatica delle porte NAND richiedono dimensioni esponenziali. Dà una limitazione pratica, anche se non è la cosa più importante. Dice che i piccoli circuiti XOR per un gran numero di ingressi devono avere una profondità crescente con n o porte diverse da NAND. Perché non sei soddisfatto di questo?

La tua affermazione che la profondità del circuito non è un problema nel mondo reale è anche molto fuorviante, poiché la profondità è direttamente correlata al tempo e alla frequenza massima alla quale l'orologio può operare.

A proposito, la comunità CS era ben consapevole della teoria dei circuiti booleani EE e costruita su questo, contrariamente a quanto si sostiene.

— david
fonte

grazie per la risposta, ma gran parte della tua risposta sono commenti diretti a Johne e non alle mie domande. Capisco che probabilmente hai pubblicato questo come una risposta perché non puoi commentare ma non voglio che questa domanda si trasformi in una discussione tra voi due, quindi potreste per favore spostare la parte della vostra risposta che è diretta a lui sulla domanda correlata postato da lui? (o alla meta discussione ) Grazie in anticipo.

— Kaveh,

$1.62^2$ $3.82^2$

Strutture di circuiti logici con tecnologia CMOS

$s = a \oplus b \oplus c_{in}$

Cella Full Adder 8T ad alta velocità e bassa potenza

Un buon posto per trovare porte XOR / XNOR compatte ad alta velocità è nei circuiti full-adder e Hamming ECC (che sono generalmente nel percorso critico).

Inoltre, il problema della profondità del circuito non è in genere un problema nella logica sincrona VLSI. L'unica profondità di qualsiasi conseguenza è il percorso critico, che definisce il periodo di clock massimo. La stragrande maggioranza della logica combinatoria diffonde i risultati in una frazione del tempo per il percorso critico. I percorsi critici tendono a verificarsi con una logica combinatoria che deve passare attraverso diverse aree sparse su un chip.

$n$ $O(1)$

$AT^2 = \Omega(n^2)$

Sulla complessità delle implementazioni VLSI e rappresentazioni grafiche delle funzioni booleane con moltiplicazioni da applicazione a numero intero

Questo è tratto dal Blog sulla complessità della computazione:

Ciò solleva la domanda: alcune persone nel mondo reale vogliono davvero costruire circuiti AND-OR-NOT di fanin polivalenti a profondità costante per PARITY, e questo risultato dice loro perché non possono?

$2^n/n$

$\lambda(3) = 8$

$X \oplus Y \oplus Z = X(YZ+Y'Z') + X'(YZ'+Y'Z)$

$\mu(3)$

$X_1 \oplus X_2 \oplus \ldots \oplus X_n$

$4(n-1)$

— Johne
fonte

Tahnks johne per la risposta, ma in questo momento sono un po 'a corto di tempo, ma leggerò più attentamente la tua risposta e guarderò gli articoli a cui ti sei collegato quando trovo un po' di tempo libero. Ho parlato anche con alcuni amici del dipartimento EE e ho imparato alcune cose interessanti che posterò.

— Kaveh,