Risposta breve:
Supponendo che il valore della struttura del driver IO "regolari" della resistenza di uscita possa essere stimato indirettamente. La maggior parte dei DS fornisce i dati per le "caratteristiche DC IO" da cui è possibile calcolare questo parametro. Viene fornita la maggior parte del tempo seguente:
a) Tensione di alimentazione (Vcc)
b) Corrente di carico (Iload)
c) Caduta di tensione @ corrente di carico (Vdrop)
La resistenza statica è diretta Vdrop / Iload
Ad esempio PIC24F nella tabella 26-10 per Vcc = 2V e Vdrop = 0.4V, il produttore specifica Iload = 3,5mA (caso peggiore). Questo dà ~ 114 Ohm. Si noti che l'aumento della tensione di alimentazione a 3,6 V aumenterà il carico a 6,5 mA con la stessa caduta di tensione dando ~ 62 Ohm.
Risposta lunga :
I. Innanzitutto è necessario verificare se si tratta effettivamente di una "struttura I / O CMOS normale" che dovrebbe essere simile alla seguente:
Sfortunatamente i produttori statunitensi raramente forniscono queste informazioni (vengono fornite se si ha a che fare con cancelli discreti, come la famiglia 74HC). Tuttavia, direi che questa è la struttura più comune e ci sono segni Tell-Tell se effettivamente utilizzati (ne parleremo più avanti).
II. Se sopra è vero, un bastone osserva che sulla resistenza sarebbe in effetti "sulla resistenza" del NMOS. In questo caso il VGS sarebbe uguale alla tensione di alimentazione, VDS alla tensione di fondo e ID alla corrente di carico.
Ora non resta che stabilire se i dati forniti nel produttore DS provengono dalla regione lineare o dalla regione di saturazione. Se i dati provenienti da DS provengono da una regione lineare, la "resistenza statica" calcolata in un punto molto basso è un'approssimazione piuttosto buona ed è valida anche per correnti molto più piccole. Se i dati provengono dalla regione di saturazione, la resistenza calcolata sarà troppo pessimistica per correnti più piccole.
Sopra è illustrato da queste caratteristiche da Wikipedia. Vale la pena controllare anche l'intero articolo sui MOSFET .
Quando VGS> Vth e VDS <VGS - VTH il transistor è nella regione lineare. È abbastanza sicuro supporre che per le tecnologie CMOS in cui sono fabbricati gli uC il Vth sia ovunque tra 0,5 V - 1,5 V volt. Quindi, prendendo in considerazione il precedente esempio PIC24F, si può concludere con buona probabilità che NMOS si trova in una regione lineare -> VGS (2V)> VTH (~ 1,5 V) e VDS (0,4) <VGS (2 V) -VTH (1,5 V).
Nota: il dispositivo MOS anche nella cosiddetta "regione lineare" è non lineare. Pertanto, la qualità dell'approssimazione con un dispositivo lineare (resistenza) dipenderà dal punto in cui è stata presa l'approssimazione (punto operativo). Negli esempi precedenti l'approssimazione è presa a una corrente abbastanza grande, quindi non sarà molto precisa a correnti molto basse (in realtà imposta un limite superiore per la resistenza).
III. Quindi quali sono i segnali tell-tell che hai a che fare con i normali circuiti IO CMOS?
a) Se sei fortunato - ci sarà uno schema equivalente dello stadio di uscita in DS
b) Se sei fortunato - come nel caso di MSP430G2231 a pagina 20 , troverai caratteristiche Vdrop contro iload che sono terribilmente simili all'ID NMOS rispetto alle caratteristiche VDS. E come vantaggio di questa caratteristica si ottiene direttamente la "resistenza statica" e indica se i dati forniti dal produttore provengono dalla regione lineare o di saturazione.
c) In altri casi si può scommettere che questo è un caso. Le tue probabilità di scommessa corretta aumentano se quei dati mostrano che la corrente motrice aumenta significativamente con l'aumento della tensione di alimentazione.