Puoi consigliare un'implementazione leggibile ed educativa di una CPU in VHDL o Verilog? Preferibilmente qualcosa di ben documentato.
PS So che posso guardare opencores
, ma sono particolarmente interessato alle cose che le persone hanno effettivamente visto e trovato interessanti.
PS2. Mi dispiace per i tag sucky, ma come nuovo utente non posso crearne di nuovi