Domande taggate «verilog»

Verilog è un linguaggio di descrizione hardware (HDL) utilizzato per modellare i sistemi elettronici. È più comunemente usato nella progettazione, verifica e implementazione di chip logici digitali. Si prega inoltre di contrassegnare con [fpga], [asic] o [verifica] come applicabile. Le risposte a molte domande di Verilog sono specifiche per target.



9
Un progetto FPGA può essere per lo più (o completamente) asincrono?
Avevamo un corso FPGA / Verilog molto breve all'università (5 anni fa) e usavamo sempre orologi dappertutto. Ora sto iniziando di nuovo con FPGA come hobby e non posso fare a meno di chiedermi quali siano questi orologi. Sono assolutamente necessari o un progetto basato su FPGA può essere completamente …
39 fpga  verilog 



7
Come imparo HDL
Ho un corso di Digital Design in questo semestre e lo adoro. Ora so che la maggior parte del lavoro nei sistemi integrati e nella progettazione digitale viene prima eseguita su simulatori di computer e poi implementata utilizzando hardware. Quindi mi chiedevo come avrei dovuto imparare l'HDL. Ho qualche domanda …
24 simulation  vhdl  verilog  hdl 

6
Tecniche di delimitazione / sincronizzazione del protocollo seriale
Poiché al giorno d'oggi la comunicazione seriale asincrona è ampiamente diffusa tra i dispositivi elettronici, credo che molti di noi abbiano di tanto in tanto posto una domanda del genere. Considerare un dispositivo elettronico De un computer PCcollegato con una linea seriale (RS-232 o simile) e necessario per scambiare informazioni …
24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

5
Perché i fermi inferiti sono cattivi?
Il mio compilatore si lamenta dei latch inferiti nei miei loop combinatori ( always @(*), in Verilog). Mi è stato anche detto che i dispositivi di chiusura dedotti dovrebbero essere preferibilmente evitati. Cosa c'è di esattamente sbagliato nei chiavistelli inferiti? Certamente facilitano la scrittura di loop combinatori.
22 verilog  hdl  latch 

7
Qual è la differenza tra test e verifica?
Ogni libro di testo che ho visto dimostra in gran parte che test e verifica sono due concetti diversi. Eppure nessuno di loro fornisce una chiara (o abbastanza chiara per me, finalmente) distinzione. Per fornire un po 'di contesto, sono interessato alla verifica dei progetti hardware digitali utilizzando i linguaggi …

3
Differenza tra assegnazione di blocchi e non di blocco Verilog
Stavo leggendo questa pagina http://www.asic-world.com/verilog/verilog_one_day3.html quando mi sono imbattuto in quanto segue: Normalmente dobbiamo ripristinare i flip-flop, quindi ogni volta che l'orologio effettua la transizione da 0 a 1 (posedge), controlliamo se il reset è affermato (reset sincrono), quindi proseguiamo con la logica normale. Se guardiamo da vicino, vediamo che …
15 verilog 


4
Come funzionano i transistor BJT in uno stato saturo?
Questo è quello che so sui NPN BJT (transistor a giunzione bipolare): La corrente dell'emettitore di base viene amplificata nei tempi HFE in Collector-Emitter, quindi Ice = Ibe * HFE Vbeè la tensione tra Base-Emitter e, come qualsiasi diodo, è generalmente intorno a 0,65 V. Non mi ricordo Vec, però. …


1
Verilog: XOR tutti i segnali del vettore insieme
Supponiamo che mi venga dato un vettore wire large_bus[63:0]di larghezza 64. Come posso XOR i singoli segnali insieme senza scriverli tutti: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Sono particolarmente interessato a farlo per i vettori in cui la larghezza è specificata da a localparam.
13 verilog 

6
Qual è la motivazione nell'uso di Verilog o VHDL su C?
Vengo da un background di programmazione e non ho troppi problemi con hardware o firmware (al massimo un po 'di elettronica e Arduino). Qual è la motivazione nell'uso dei linguaggi di descrizione hardware (HDL) come Verilog e VHDL rispetto ai linguaggi di programmazione come C o alcuni Assembly? Questo problema …

Utilizzando il nostro sito, riconosci di aver letto e compreso le nostre Informativa sui cookie e Informativa sulla privacy.
Licensed under cc by-sa 3.0 with attribution required.