Connessione pin di alimentazione IC per immunità ai disturbi e disaccoppiamento

Si è parlato molto di altri thread di domande e risposte su come collegare i condensatori di disaccoppiamento a un circuito integrato, ottenendo due approcci completamente opposti al problema:

• (a) Posizionare i condensatori di disaccoppiamento il più vicino possibile ai pin di alimentazione IC.
• (b) Collegare i pin di alimentazione IC il più vicino possibile ai piani di potenza, quindi posizionare i condensatori di disaccoppiamento il più vicino possibile, rispettando le vie.

Secondo [ Kraig Mitzner ], l'opzione (a) è preferibile per circuiti integrati analogici. Vedo la logica dietro di esso, poiché l'induttanza della via e del condensatore di disaccoppiamento formano un filtro LC passa basso che mantiene il rumore lontano dai pin dell'IC. Ma secondo [ Todd H. Hubbing ], l'opzione (a):

[...] sembra una buona idea fino a quando non si applicano alcuni numeri realistici e si valutano i compromessi. In generale, qualsiasi approccio che aggiunge più induttanza (senza aggiungere più perdite) è una cattiva idea. I pin di alimentazione e di terra di un dispositivo attivo devono generalmente essere collegati direttamente ai piani di potenza.

Per quanto riguarda l'opzione (b), [ Kraig Mitzner ] (l'autore della figura sopra) afferma che è preferibile per i circuiti digitali, ma non spiega perché. Comprendo che nell'opzione (b) i circuiti induttivi sono mantenuti il ​​più piccoli possibile; ma comunque, permettono al rumore di commutazione dall'IC di entrare abbastanza facilmente nei piani di potenza, che è ciò che voglio evitare.

Queste raccomandazioni sono corrette? Su quale ragionamento esatto si basano?

EDIT: considera che la via dall'IC porta al condensatore e le vie sono le più brevi possibili. Sono mostrati nella figura come tracce lunghe solo a scopo illustrativo.

Eseguendo alcune simulazioni di base con valori esagerati è evidente che si finisce per scambiare l'altezza del picco rispetto all'altezza dell'anello.

Con il circuito A si ottiene meno picco sul pin IC Vcc e più anello, e con il circuito B, è vero il contrario.

Nota la corrente nella traccia al condensatore nel circuito B, tuttavia, inverte.

L'altra opzione che non è stata mostrata è quella di posizionare il piano di potenza sotto l'IC in modo che la lunghezza della traccia sia uguale. Questo ti dà il meglio di entrambi i mondi come mostrato nella terza trama. Anche se la corrente nella linea cap si inverte.

Da quei grafici direi che il circuito A è migliore per il digitale poiché i bordi spurenti sono più problematici dell'ondulazione e il circuito B è migliore per l'analogico. Alla fine C è il migliore. Ma quando si parla di termini "migliori", entra in gioco l'opinione.

Alla fine però, in entrambi i casi, è necessario mantenere il condensatore e passare il più vicino al pin usando tracce minime tra di loro per ridurre al minimo l'induttanza della traccia. Ad esempio utilizzando pad stretto / tramite combinazione come indicato la risposta di Peufeu.

Per l'induttanza più bassa, posizionare la via sul piano terra sul lato del cappuccio anziché alla fine di una traccia scarna. Puoi mettere due vie, una per lato, è ancora meglio.

(leggi la fonte )

Ora, considerando il circuito mostrato, l'IC è nel pacchetto SOP o SSOP, il che significa che all'interno del pacchetto ci sono più di 5 nH bondwire e induttanza di leadframe. Un ulteriore nH di induttanza in traccia nella linea elettrica non importerà. Se si tratta di un chip digitale, si otterrà un disaccoppiamento aereo ottimale con le impronte sulla destra dell'immagine e sarà possibile collegare il pin di alimentazione dell'IC al pad del cappuccio.

Se si tratta di un chip analogico sensibile su un piano digitale, aggiungere una resistenza e / o una ferrite prima del tappo è un'idea molto migliore.