Sono completamente nuovo nel mondo degli FPGA e ho pensato di iniziare con un progetto molto semplice: un decodificatore a 7 segmenti a 4 bit. La prima versione che ho scritto esclusivamente in VHDL (è fondamentalmente un singolo combinatorio select, non sono necessari orologi) e sembra funzionare, ma mi piacerebbe …
We use cookies and other tracking technologies to improve your browsing experience on our website,
to show you personalized content and targeted ads, to analyze our website traffic,
and to understand where our visitors are coming from.
By continuing, you consent to our use of cookies and other tracking technologies and
affirm you're at least 16 years old or have consent from a parent or guardian.