Ingegnere elettrico timing

13

Software per creare diagrammi di temporizzazione

Nella mia vita professionale, a volte ho bisogno di creare diagrammi di temporizzazione per i protocolli: UART , SPI , ecc. Tuttavia, non riesco a trovare buoni programmi disponibili. Quali programmi possono essere raccomandati per questo e qual è l'esperienza che li utilizza?

33 communication spi uart timing drawing

3

Perché vedo una strana "tacca" sulla linea dati per alcuni 1 logici?

Sto cercando di costruire un computer homebrew Z80 per un po 'di divertimento retrocomputer e di insegnarmi le basi del design elettronico. Come prova di concetto, ho già assemblato con successo un sistema di base su breadboard nelle settimane precedenti. L'attuale prototipo è estremamente semplice. Ho usato un cristallo a …

15 embedded logic-gates signal-integrity timing z80

5

Perché il teorema del pericolo di corsa funziona?

Quindi, per chi non lo sapesse, il teorema del pericolo di gara (RHT) afferma che: A x B + A 'x C = A x B + A' x C + B x C Capisco l'altra parte dell'RHT, riguardo ai ritardi temporali e simili, ma non capisco perché la frase …

12 digital-logic logic-gates timing race-condition

4

Precisione di temporizzazione del sequencer MIDI usando Arduino

Costruisco questi sequencer musicali . Solo che non è esattamente un sequencer, è un'interfaccia fisica per un sequencer. Il sequencer è un'applicazione che gira su un laptop a cui si collega il sequencer, questa cosa consente all'utente di realizzare loop di batteria al volo. È piuttosto divertente, ma richiede un …

11 arduino timing midi

3

Arduino: migliore risoluzione dei microsecondi rispetto ai micros ()?

La documentazione di micros () osserva che il valore restituito sarà sempre un multiplo di 4. Esiste un modo per ottenere un clic di microsecondi a risoluzione più elevata, preferibilmente fino al livello di 1 microsecondo? Scendendo al livello AVR è accettabile.

11 arduino timing

2

Vincoli di temporizzazione ASIC tramite SDC: come specificare correttamente un clock multiplexato?

introduzione Avendo trovato informazioni multiple, a volte contrastanti o incomplete su Internet e in alcuni corsi di formazione su come creare correttamente i vincoli di temporizzazione nel formato SDC , vorrei chiedere aiuto alla comunità EE con alcune strutture generatrici di clock generali che ho incontrato. So che ci sono …

10 clock timing constraints sdc

3

tempistica del processo su FPGA

Sono nuovo di fpgas, e ci sono alcune sottigliezze temporali che non sono sicuro di capire: se tutti i miei processi sincroni vengono attivati sullo stesso fronte, significa che i miei input vengono "catturati" su un fronte di salita, e il mio le uscite cambiano sullo stesso bordo? il prossimo …

10 digital-logic fpga timing

3

Che cos'è un vincolo di temporizzazione del percorso falso?

Nel mondo FPGA, quali sono esattamente i vincoli dei falsi percorsi per un compilatore HDL? Perché sono utili?

10 fpga timing hdl

4

vincolo di temporizzazione per i circuiti del sincronizzatore del bus

Ho un circuito di sincronizzazione bus per il passaggio di un ampio registro tra domini di clock. Fornirò una descrizione semplificata, omettendo la logica di ripristino asincrona. I dati vengono generati su un orologio. Gli aggiornamenti sono diversi (almeno una dozzina) di bordi dell'orologio a parte: PROCESS (src_clk) BEGIN IF …

10 fpga clock timing sdc

2

Diagramma degli occhi poveri, da dove iniziare a cercare?

Sto cercando di eseguire il debug di una scheda Ethernet da 100 Mbit e sto incontrando un problema che sto riscontrando problemi nel tentativo di risolvere. Questo è il diagramma a occhio per la coppia di trasmissione. La coppia di ricezione è molto simile. È un PHY LAN8700 e l'interfaccia …

10 ethernet timing signal-integrity troubleshooting

3

Come posso implementare un controller DRAM asincrono molto semplice?

Mi piacerebbe sapere come costruire un controller DRAM asincrono a ossa nude. Ho alcuni moduli SIMM 70ns DRAM a 30 pin 1Mx9 (1Mx9 con parità) che mi piacerebbe usare in un progetto di computer retrò homebrew. Sfortunatamente non esiste un foglio dati per loro, quindi vado dal Siemens HYM 91000S-70 …

9 memory timing dram 7400

2

Orologio SPI su PIC instabile

Sto cercando di configurare il modulo MSSP di un PIC18F25K22 in modalità master SPI. Sto guardando i tempi e l'orologio non rimane stabile per tutta la trasmissione. Un'immagine lo mostra meglio delle parole. Dopo l'invio di un bit, l'orologio si accorcia e non sempre dello stesso importo. Non ho mai …

8 pic spi timing

2

In che modo i microprocessori commerciali incontrano i tempi con un orologio Gigahertz?

Sto riscontrando problemi nel realizzare un design FPGA relativamente semplice (per un Altera Cyclone IV) che soddisfa i tempi per la logica guidata da un clock a 250 MHz. Questo mi fa meravigliare di come i microprocessori commerciali (come Intel Core i7) riescano a soddisfare i tempi a frequenze di …

8 fpga microprocessor timing

Domande taggate «timing»