Domande taggate «verilog»

Verilog è un linguaggio di descrizione hardware (HDL) utilizzato per modellare i sistemi elettronici. È più comunemente usato nella progettazione, verifica e implementazione di chip logici digitali. Si prega inoltre di contrassegnare con [fpga], [asic] o [verifica] come applicabile. Le risposte a molte domande di Verilog sono specifiche per target.

Differenza tra >> e >>> in verilog?

Qual è la differenza tra >>e >>>in verilog / system verilog? So che ==esegue i test solo per 1 e 0, mentre i ===test per 1, 0, X, Z. Quindi, com'è simile all'operatore del turno?

8 verilog system-verilog data-operator

Perché i ritardi non possono essere sintetizzati in Verilog?

Ho sempre letto che i ritardi dichiarati nel codice RTL non possono mai essere sintetizzati. Sono pensati solo a scopo di simulazione e i moderni strumenti di sintesi ignoreranno semplicemente le dichiarazioni di ritardo nel codice. Ad esempio: x = #10 y;sarà considerato come x = y;dallo strumento di sintesi. …

8 verilog vlsi system-verilog asic

Rileva registri che non sono ripristinati

Quando scrivo Verilog, uso una varietà di "linters" che daranno errori e avvertimenti. Questi sono il mio simulatore (ModelSim), il mio compilatore (Quartus II), insieme a una linter (Verilator). Insieme, ho una buona copertura per insidie comuni, come disallineamenti delle dimensioni del bus e fermi dedotti. Sfortunatamente, nessuno dei tre …

8 fpga verilog

Perché questo Verilog riduce 30 macrocellule e centinaia di termini di prodotto?

Ho un progetto che consuma 34 delle macrocellule di Xilinx Coolrunner II. Ho notato che avevo un errore e l'ho rintracciato fino a questo: assign rlever = RL[0] ? 3'b000 : RL[1] ? 3'b001 : RL[2] ? 3'b010 : RL[3] ? 3'b011 : RL[4] ? 3'b100 : RL[5] ? 3'b101 …

8 verilog xilinx programmable-logic

Come vengono implementate le dichiarazioni "sempre" di Verilog nell'hardware?

La alwaysdichiarazione di Verilog , vale a dire always @(/* condition */) /* block of code */ esegue block of codeogni volta che conditionè soddisfatto. Come viene alwaysimplementato un tale blocco nell'hardware?

8 verilog

Utilizzando il nostro sito, riconosci di aver letto e compreso le nostre Informativa sui cookie e Informativa sulla privacy.

Licensed under cc by-sa 3.0 with attribution required.