Domande taggate «pll»

3
Qual è la differenza tra un PLL e una DLL?
Phase Locked Loops (PLL) e Delay Locked Loops (DLL) sono utilizzati in varie applicazioni ma non è ancora stata discussa in modo saliente gli aspetti chiave di questi circuiti, come funzionano, in quali applicazioni potrebbero essere utilizzati, il confronto tra i due circuiti e perché uno dovrebbe essere usato contro …
25 pll  dll 
4
PLL - perché confrontare fasi e non frequenze
Ho una domanda sui PLL. Lo scopo di PLL è quello di ottenere due segnali con le stesse frequenze (a mio avviso, può esserci uno spostamento nelle fasi). Quindi, in questo caso, perché usi un rilevatore di fase per confrontare le fasi e NON solo confrontare le frequenze? grazie
17 pll 
2
Ciclo di blocco di tutte le fasi digitali
Sto cercando di implementare un blocco di fase in un FPGA senza utilizzare alcun componente esterno (diverso dall'ADC). Per semplicità, è sufficiente bloccare a un semplice impulso binario. La frequenza dei segnali è ~ 0,1-1% dell'orologio. Non riesco a utilizzare i PLL dell'orologio di bordo perché sono in genere: Non …
9 fpga  dsp  pll 
5
Come guido l'ingresso di clock da 14,3 MHz da 10 MHz?
Ho intenzione di utilizzare un circuito integrato che richiede un input di clock di 14,3 MHz, ma voglio guidarlo da una sorgente stabile di 10 MHz, derivata dal GPS. Come faccio a trasformare l'orologio da 10 MHz in 14,3 MHz richiesto dall'IC?
8 clock  pll 
1
Come funziona un PLL all'interno di un FPGA?
Ho usato FPGA Altera dello scorso anno e vorrei sapere come funzionano i PLL all'interno. Principalmente, c'è davvero qualche tipo di circuito analogico all'interno per misurare lo sfasamento tra VCO e segnale esterno? Questi bei pezzi sono così affidabili su un'ampia gamma di frequenze (attualmente 100MHz e oltre anche sui …
8 fpga  pll 
Utilizzando il nostro sito, riconosci di aver letto e compreso le nostre Informativa sui cookie e Informativa sulla privacy.
Licensed under cc by-sa 3.0 with attribution required.