Domande taggate «fpga»

Un FPGA (Field-Programmable Gate Array) è un chip logico che viene configurato dal cliente dopo la produzione, quindi "programmabile sul campo".

FPGA, primi passi

Bene, questa è una continuazione della mia domanda su FPGA qui . Alla fine ho selezionato un Digilent Atlys con un FPGA Spartan 6, non ho alcuna esperienza precedente di FPGA anche se ho lavorato un po 'con i microcontroller. Ho trascorso gli ultimi giorni a leggere le schede tecniche …

11 fpga xilinx spartan

FPGA: conto alla rovescia o conto alla rovescia?

Sto imparando ad usare un FPGA (scheda di sviluppo Papilio, che ha una xilinx spartan3e, usando vhdl). Devo dividere un impulso in arrivo per un numero (hard coded). Riesco a vedere 3 opzioni - approssimativamente, come pseudocodice (usando 10 conteggi come esempio): Inizializza su 0, all'aumentare il fronte di salita …

11 fpga vhdl xilinx papilio

Condivisione di un oscillatore tra due circuiti integrati

Ho un microcontrollore e un FPGA sulla stessa scheda. Se entrambi funzioneranno alla stessa velocità di clock, posso semplicemente usare un oscillatore per sincronizzarli entrambi? Sembra che ci sia qualcosa a cui dovrei fare attenzione, ma non riesco a pensare immediatamente a nessun problema se mantengo le tracce brevi. Qualcuno …

11 microcontroller fpga oscillator clock routing

Che cos'è un "mezzo fermo" in un FPGA?

In un articolo sulle FPGA a radiazione intensa mi sono imbattuto in questa frase: "Un'altra preoccupazione per quanto riguarda i dispositivi Virtex sono le mezze chiusure. Le mezze chiusure a volte vengono utilizzate all'interno di questi dispositivi per le costanti interne, poiché è più efficiente dell'uso della logica". Non ho …

10 fpga vhdl xilinx radiation

Qual è la differenza tra CPLD e FPGA? [chiuso]

Chiuso. Questa domanda è fuori tema . Al momento non accetta risposte. Vuoi migliorare questa domanda? Aggiorna la domanda in modo che sia in argomento per lo scambio di stack di ingegneria elettrica. Chiuso 4 anni fa . Qual è la differenza tra un CPLD e un FPGA?

10 fpga programmable-logic

VHDL: utilizzo dell'operatore '*' durante l'implementazione di moltiplicatori nella progettazione

Gli FPGA di oggi hanno blocchi DSP incorporati, gli ultimi FPGA hanno persino unità in virgola mobile conformi allo standard IEEE-754. È possibile creare un'entità / modulo DSP usando una GUI dopo aver selezionato i parametri richiesti in essa, e quindi istanziarlo nella progettazione. Quando dobbiamo fare un tale micromanagment …

10 fpga vhdl dsp

Collegamento FPGA alla memoria esterna

Sto cercando di utilizzare il ram cellulare sulla scheda di sviluppo FPGA del Nexys 4 . Sto usando Xilinx Vivado e vorrei che un processore Soft Core Microblaze fosse in grado di eseguire letture e scritture. Finora ho creato il processore in un design a blocchi. Dopo molte ricerche su …

10 fpga memory ram

tempistica del processo su FPGA

Sono nuovo di fpgas, e ci sono alcune sottigliezze temporali che non sono sicuro di capire: se tutti i miei processi sincroni vengono attivati sullo stesso fronte, significa che i miei input vengono "catturati" su un fronte di salita, e il mio le uscite cambiano sullo stesso bordo? il prossimo …

10 digital-logic fpga timing

Pipeline MD5 VHDL

Sto cercando di implementare una pipeline MD5 a 3 stadi secondo questo link . In particolare gli algoritmi a pagina 31. Esiste anche un altro documento che descrive l'inoltro dei dati. Questo viene fatto in un FPGA (Terasic DE2-115). Non ci sono schemi in questo progetto, solo codice VHDL. library …

10 fpga vhdl

Che cos'è un vincolo di temporizzazione del percorso falso?

Nel mondo FPGA, quali sono esattamente i vincoli dei falsi percorsi per un compilatore HDL? Perché sono utili?

10 fpga timing hdl

Utilizzando entrambi i bordi di un orologio

Sto programmando un Altera Cyclone IV usando Verilog e Quartus II. Nel mio progetto, vorrei usare entrambi i bordi di un orologio in modo da poter fare la divisione dell'orologio per un fattore dispari con un ciclo di lavoro del 50%. Ecco un frammento del mio codice: always @(posedge low_jitter_clock_i …

10 fpga verilog intel-fpga

Cos'è l'orologio inclinato e perché può essere negativo?

Il mio compilatore HDL (Quartus II) genera rapporti di temporizzazione. In esso, i nodi hanno la colonna "clock skew". L'unica definizione di inclinazione dell'orologio che ho trovato è nella documentazione di TimeQuest (vedi pagina 7-24): Per specificare manualmente l'incertezza dell'orologio o l'inclinazione, per i trasferimenti da orologio a orologio, utilizzare …

10 fpga verilog clock intel-fpga

Come posso utilizzare un sensore CCD scartato da uno scanner?

Ho ottenuto un vecchio scanner senza alimentatore. L'ho collegato a qualcosa con un adattatore compatibile, ma a quanto pare questo particolare scanner è molto legato all'alimentazione (anche se si suppone che sia un normale 12V DC). Ci sono stati numerosi rapporti online che non funzionavano fino a quando non hanno …

10 arduino fpga camera ccd

Come creare un clone Ambilight basato su FPGA?

Qualche rapido sfondo: Ambilight è un sistema su alcuni televisori Philips che analizza le informazioni sul colore sullo schermo e quindi imposta alcuni LED sul retro del display per proiettare il colore dello schermo sul muro. È un effetto piuttosto elegante. Ora ci sono cloni di questo sistema che usano …

10 fpga hdmi

Cosa succede quando un FPGA viene acceso e lasciato non configurato?

Sto cercando di ottenere una comprensione generale di ciò che accade se si lascia un FPGA non programmato per un lungo periodo di tempo. Supponiamo di avere un FPGA e di lasciarlo non programmato per un lungo periodo di tempo (diversi minuti o ore dopo l'accensione), cioè senza bitstream su …

10 power fpga programmable-logic

Utilizzando il nostro sito, riconosci di aver letto e compreso le nostre Informativa sui cookie e Informativa sulla privacy.

Licensed under cc by-sa 3.0 with attribution required.